位置：成果数据库 > 会议 > 会议详情页
一种支持多核处理器扫描链低速与实速测试的时钟控制电路
  • 所属机构名称：中国人民解放军国防科学技术大学
  • 会议名称：中国计算机学会第十六届计算机工程与工艺年会暨第二届微处理器技术论坛
  • 成果类型：会议
  • 相关项目：抗辐射高速A/D数据转换器的数字校正关键技术研究
作者： 赵振宇|方粮|潘文胜|欧阳海燕|
同会议论文项目
抗辐射高速A/D数据转换器的数字校正关键技术研究
期刊论文 20 会议论文 14 专利 14
同项目会议论文
High-speed comparator used for high-speed, highresolution A/D converter
40nm工艺互连线延时优化研究
An ultra high-speed 8-bits analog-to-digital converter design
时钟树优化方法研究
基于等效扇出的多级并行驱动单元结构预估算法
Linearity improvement base on digital foreground calibration algorithm for a ultra high-speed analog
Digital calibration implementation for track-and-hold offset in a high-speed timing-interleaved fold
40nm超大规模集成电路电源网络IR Drop预估
A transistor matching technology improving effectively DC resolution of current-steering DAC
鱼骨型时钟结构的设计与实现
A digital offset self-calibration technique for 3-bit flash converter of an ultra high-speed folding
一种具有扫描功能和超低建立时间的40nm门控时钟电路
40nm工艺下Mesh结构的时钟设计