位置：成果数据库 > 会议 > 会议详情页
Design and Simulation of a Low-Power Low-Voltage CMOS Dynamic-Latch Comparator
  • 所属机构名称：北京交通大学
  • 会议名称：Proceedings 2011 World Congress on Engineering and Technology，CET'2011
  • 成果类型：会议
  • 相关项目：亚阈模数转换电路结构及性能研究
作者： Luo Li|Gong Qi|Cai Xiaowei|
同会议论文项目
亚阈模数转换电路结构及性能研究
期刊论文 12 会议论文 7 专利 8
同项目会议论文
Design of High-Speed and Low-Power Comparator in Flash ADC
A 8-bit 2Gs/s flash ADC in 0.18μm CMOS
Model and Analysis on Time Complexity for Graph-Based Segmentation
Design and Simulation of a Ultra-low Power Operation Amplifier
Design and Verification for Data Acquisition Interface ADC_USB IP Core
Low-Power Instrumentation Amplifier IC Design for ECG System Applications