位置：成果数据库 > 会议 > 会议详情页
An approach to multiple valued logic circuit simplification and representation
  • 所属机构名称：哈尔滨工程大学
  • 会议名称：In Proc 3rd Int’l Conf on CAID&CACD, 547-552. Nov.2000
  • 作者或编辑：3448
  • 第一作者单位：哈尔滨工程大学
  • 语言：英文
  • 成果类型：会议
  • 相关项目：Boole过程论中高速ASIC设计自动化新方法研究
作者： Ma G S|Feng G|Huang S B|Du Z J|
同会议论文项目
Boole过程论中高速ASIC设计自动化新方法研究
期刊论文 15 会议论文 3
同项目会议论文
线性规划法在基于TBF的EDA中的应用综述
Precise clocking for high-speed chip design