位置：成果数据库 > 会议 > 会议详情页
Design of a Dynamically Reconfigurable Arithmetic Units for Matrix Algorithms
  • 所属机构名称：北京理工大学
  • 会议名称：The 11th IEEE International Conference on ASIC
  • 时间：2015.8.15
  • 成果类型：会议
  • 相关项目：基于Volterra级数的ADC数字后台校正技术研究
同会议论文项目
基于Volterra级数的ADC数字后台校正技术研究
期刊论文 5 会议论文 6
同项目会议论文
Temperature-Aware Task Scheduling Heuristics on Network-on-Chips
Design and implementation of a CMOS 1Gsps 5bit Flash ADC with offset calibration
Linearization of ADCs via digital post processing
Design and implenmentation of a CMOS 1Gsps 5bit Flash ADC with offset calibration
A Design of 12-bit Full Differential Successive Approximation ADC