位置：成果数据库 > 期刊 > 期刊详情页
CMOS电路最大功耗宏模型
  • 期刊名称：计算机辅助设计与图形学学报》, 第15卷, 第9期, 2003年1月, pp.1118-1121
  • 时间：0
  • 相关项目：从行为级到版图级的设计验证与测试生成
作者： 骆祖莹, 李晓维, 闵应骅*, 杨士
同期刊论文项目
从行为级到版图级的设计验证与测试生成
期刊论文 133 会议论文 48
同项目期刊论文
一种快速决策的可满足性问题解决
SCANGIN：一种降低扫描测试中动
针对可观测性语句覆盖准则的RTL
一款微处理器芯片的验证测试分析
CMOS电路动静态功耗协同分析
低功耗BIST测试产生器设计方案
SOC形式验证中的故障诊断
芯片验证分析及测试流程优化技术
测试数据压缩和测试功耗协同优化
总线互连电路的方程建立方法
组合电路功耗敏感性统计分析
SOC可测试性设计与测试技术
动态内存错误的静态检测
一种用于标准单元版图交替移相掩
基于混合遗传算法的RTL激励生成
覆盖状态内部分枝的测试向量生成
集成电路高层故障模型评估方法
极小布尔不可满足子式的提取算法
一种基于概率分析的扫描链动态功
全速电流测试的故障精简和测试生
电路宽度制导的布尔推理
模型检验中迁移关系的一种分组策
一个基于可满足性算法的时序深度
应用于逻辑核的BIST关键技术研究
基于布尔可满足性的电路设计错误
面向等价性验证的锁存器匹配算法
用于模拟电路行为级建模的自动压
Method of verification for man
结合通用割集和专用割集的组合电
一种低功耗高性能乘法器的设计方
Selection of Crosstalk-induced
SOC测试数据的编码压缩技术
改进的时间帧展开的时序电路等价
一个适于形式验证的ATPG引擎
利用改善的静态隐含策略加速等价
变长重复播种测试码生成方法
组合CMOS电路开路故障的BIST探讨
Embedded Test Resource for SoC
双阈值CMOS电路静态功耗优化
软件故障暴露率的计算方法
软件的变量完整性测试方法
适用于扫描测试中的测试响应压缩
FAOG:基于过滤技术和AOG的组合电
An Observability Evaluation Te
基于卷积编码的SOC测试响应压缩
应用Variable-Tail编码压缩的测
RTL可观测性语句覆盖评估方法
门级电路自动测试向量生成技术原
一种形式化验证方法：模型检验
时序电路状态覆盖向量的遗传方法
验证包含黑盒的电路设计的有效方
基于遗传算法的最大开启电流估计
基于增量可满足性的等价性检验方
基于切割法的时序电路等价验证
网络容错与安全研究述评
基于测试向量中不确定位的漏电流
结合二叉判决图和布尔可满足性的
亚100纳米级标准单元的可制造性
Wrapper Scan Chains Design for
SOC设计中的扫描测试技术
基于输出分组和电路可满足性的等
求解可满足问题的SP算法以及步长
串扰引起的时延故障的非强健测试
结合无依赖性割集和量化的等价性
结合高级正向推理过程的可满足性
基于向量划分的低功耗确定性BIST
基于双核扫描链平衡的SOC测试调
模拟验证中的覆盖评估准则
基于BDD的组合电路等价性检验方
测试向量中未确定位对测试功耗优
一种遵循IEEE 1149.1标准的可测
一种新颖的基于层划分的等价验证
基于密集采样成像算法的全芯片可
针对串扰引起的时延故障的测试产
High Speed Clock Tree Simulati
A Novel RT-Level Behavioral De
Formal Verification under Unkn
Formal Verification and SAT Pr
基于指令集的处理器时延测试产生
面向存储器核的内建自测试
数据流相关的软件故障的静态检测
Integrating advanced reasoning
使用布尔可满足性的组合电路等价
通用CPU设计验证中的等价性检验
冒险共振现象及其在CMOS电路最大
体系结构级功耗分析方法
面向芯核设计的功耗层次化管理策
Test Resource Partitioning Bas
集成电路高层故障模型间关系分析
基于组合解压缩电路的多扫描链测
Compression/Scan Co-Design for
An Efficient Evaluation and Ve
Leakage Current Estimation of
Behavioral Modeling for Analog
Full-IC Manufacturability Chec
一种基于混合SAT求解器的RTL验证方法
双电压动态可重构FPGA任务模型及调度算法
动静态结合排序决策的可满足性问题解决器
无线传感器网络时间同步协议的改进策略
结合通用割集和专用割集的组合电路验证方法
等价性验证中的自动算符排序
现场可编程门阵列动态重构下的低功耗研究
结合半加图的算术电路等价性验证技术
亚波长设计中的可制造性验证方法
无线传感器网络时间同步新技术
集成电路高层故障模型间关系分析方法
基于组合解压缩电路的多扫描链测试方法
利用状态缓存的时序等价性验证算法
基于布尔可满足性的电路设计错误诊断算法
SCANGIN：一种降低扫描测试中动态功耗的方法
SoC测试中低成本、低功耗的芯核包装方法
无线传感器网络的广播时间同步算法
基于方程建立和小波配置的模拟电路自动建模
时序电路状态覆盖向量的遗传方法筛选
考虑热点及热量分布系统级芯片的测试规划
改进的时间帧展开的时序电路等价验证算法
RTL和门级结合的处理器时延测试产生方法
利用近似解加速求解SAT问题的启发式完全算法
基于STIL的测试向量转换模型及其实现
基于马尔可夫-蒙特卡洛采样的电源网络分析
一种改进的基于SAT的多错误诊断算法
结合模拟蕴含技术的电路验证方法
一种改进的有界模型检验子句规则
一种新的SAT问题预处理算法
一种基于状态转换图的时序电路等价验证算法
门级电路自动测试向量生成技术原理
基于测试向量中不确定位的漏电流优化技术
超深亚微米与纳米级标准单元的可制造性设计与验证技术
Energy-aware System Design for Wireless Sensor Network