中文摘要：

这研究基于游标延期线(VDL ) 建议一个高分辨率的短时间间隔测量系统方法。可编程的门穿的 Xilinx 领域(FPGA ) 里的可编程的延期元素(PDE ) 提供延期线的一条新奇认识，这应该被注意。延期线能提供 50 ps 的精确延期差别，它是过程，电压和温度(PVT ) 不变。为延期线的优秀一致性能被调整预定和布局最小化测量错误完成。完成的决定是 58 ps。试验性的结果显示 36 ps， 36 ps 的微分非线性(DNL ) 和 14 ps 的不可分的非线性(INL ) 的测量标准差。系统展示高精确性，容易的实现和低费用。

英文摘要：

This study proposes a high-resolution short time interval measurement system based on the Vernier delay line （VDL） method. It should be noted that the programmable delay elements （PDEs） in the Xilinx field programmable gate arrays （FPGAs） provide a novel realization of delay lines. The delay lines can provide an accurate delay difference of 50 ps, which is process, voltage and temperature （PVT） invariant. An excellent consistency for the delay lines can be achieved by adjusting the timing and layout to minimize the measurement errors. The resolution achieved was 58 ps. Experimental results indicate a measurement standard deviation of 36 ps, a differential nonlinearity （DNL） of 36 ps and integral nonlinearity （INL） of 14 ps. The system features high accuracy, easy implementation and low cost.