欢迎您！东篱公司
退出
-
申报数据库
-
立项数据库
-
成果数据库
-
项目获奖数据库
中文摘要：
异步多时钟域之间的数据传输和控制是总线接口单元设计的关键问题，buffer是解决异步多时钟之间数据传输的有效方法，根据CISC处理器的特点，提出了一种基于buffer的总线接口单元设计方案。实验表明，该总线接口单元有效提高了处理器性能。
英文摘要：
The data transfer between multiple asynchronous clock is a key issue for designing bus interface unit. Buffer is an effective way of implementation data transfer between multiple asynchronous clock. According to the property of CISC processor, a bus interface unit based on buffer is presented. Experiment results indicate that the bus interface unit effectively improves the processor performance.
同期刊论文项目
同项目期刊论文
期刊信息
位置：