位置：成果数据库 > 期刊 > 期刊详情页
A hardware/software co-designed speculative transactional memory architecture
  • 期刊名称：Journal of Convergence Information Technology
  • 时间：0
  • 页码：215-222
  • 相关项目：众核处理器结构上的并行程序执行模型
作者： Wang Yaobin|An Hong|Liu Zhiqin|
同期刊论文项目
众核处理器结构上的并行程序执行模型
期刊论文 8 会议论文 21 专利 4
同项目期刊论文
众核结构上线程级推测执行能力评估器设计
EDGE结构上一种通过超块重组加速单线程应用的方法
Speeding up mediabench in loop&procedure level speculation
基于分布式模拟机制的片上网络硬件模拟系统
程序局部性的量化分析
分片式处理器上的谓词执行技术优化
利用分组算法实现高效的并行程序模型检测