欢迎您！东篱公司
退出
-
申报数据库
-
立项数据库
-
成果数据库
-
项目获奖数据库
中文摘要：
针对传统反应扩散（reaction-diffusion，R-D）机制不适合纳米互补金属氧化物半导体（complementary metal oxide semiconductor，CMOS）集成电路正偏置温度不稳定性（positive bias temperature instability，PBTI）老化效应分析的问题，文章采用电荷俘获-释放（trapping-detrapping，T-D）机制，结合线性分析和数据拟合方法，建立了N型金属氧化物半导体（negative channel metal oxide semiconductor，NMOS）管PBTI效应引起的基本逻辑门单元的时延退化预测模型。仿真实验结果表明，采用该模型的电路PBTI老化预测结果与HSpice软件仿真得到的时延预测结果相比，平均误差为2％；关键路径时序余量评估实验表明，与基于R-D机制的老化时延模型相比，在相同的电路生命周期要求下，该模型需要的时序余量更小。
英文摘要：
By using charge trapping-detrapping（T-D） mechanism combined with both linear analysis and data fitting method, a delay degradation prediction model of basic logic gates for positive bias temperature instability（PBTI） effect of negative channel metal oxide semiconductor（NMOS） transistor is proposed, because traditional reaction-diffusion（R-D） mechanism is not suitable for nanometer com- plementary metal oxide semiconductor （CMOS） IC PBTI aging effects analysis. Simulation results show that the relative average error of PBTI delay aging prediction results from the model recommen- ded and Hspice simulation is 2 %. Critical path timing margin evaluation experimental results show that the proposed model requires less timing margins compared with R-D model under the same circuit life cycle requirements.
同期刊论文项目
同项目期刊论文
期刊信息
位置：