欢迎您！东篱公司
退出
-
申报数据库
-
立项数据库
-
成果数据库
-
项目获奖数据库
中文摘要：
探讨通过优化总线接口部件的设计来提高处理器整体性能,优化的措施着重于降低处理器访存的次数和减小总线负载。仿真和验证结果证明这些方法是可行有效的。
英文摘要：
This paper discussed how to enhance the processor＇ s overall performance via optimize the design of the bus interface unit. The method is to reduce both the memory access times and the bus load, simulation and verification results show that the optimal method is feasible and effective.
同期刊论文项目
同项目期刊论文
期刊信息
位置：