位置：成果数据库 > 期刊 > 期刊详情页
Reliable buffered clock tree r
  • 时间：0
  • 相关项目：互连线的建模、仿真和综合
作者： Cai Yici*（蔡懿慈）, Xiong Yan
同期刊论文项目
互连线的建模、仿真和综合
期刊论文 78 会议论文 55 获奖 4 著作 2
同项目期刊论文
模拟电路行为级建模的SGWD逼近算法
优化的基于模型的光学邻近矫正算
RLC Equivalent Circuit Synthes
基于随机配置法和输入端缩减技术的统计静态时序分析
Parametric Model Reduction for
工艺参数变化下的基于统计时序分
基于几何多网格的RLC电源网络的
Improved Statistical Interconn
Modeling and Analysis of Mesh
利用近似解加速求解SAT问题的启
SOAR：A Second-order Arnoldi
一种基于RLC元包的有损传输线的
Unconditionally stable FDTD fo
Analog Behavioral Modeling by
A Novel Optimization Method fo
Solving SAT Problem by Heurist
A Digital Signal Processing Pe
总线互连线电路分析的方程建立方
基于方程建立和小波配置的模拟电
基于遗传算法的片上螺旋电感模型
三栅MOSFET阈值电压模型
集成电路互连线寄生电容提取的软
基于部分随机行走的电源线／地线
基于Wiener滤波器的波形比较方法
Efficient Sigmoid Function for
The Second-order Biorthogonali
Parameter Independent Model Or
Power-Optimal Simultaneous Buf
Review of Model Order Reductio
Preserving the Film Coefficien
Fast Simulation of Power/Groun
模拟电路行为级建模的SGWD逼近算
Legitimate Skew Routing with B
A Novel γd/n RLCG Transmissio
Dimension Reduction of Large-S
三维互连线寄生电容提取算法的设
True Worst-case Clock Skew Est
动静态结合排序决策的可满足性问
Efficient modeling of RF CMOS
基于镜像法提取多层介质中3D电容参数的研究
动静态结合排序决策的可满足性问题解决器
基于方程建立和小波配置的模拟电路自动建模
考虑热点及热量分布系统级芯片的测试规划
利用近似解加速求解SAT问题的启发式完全算法
快速动态优先搜索树的实现及其应用
工艺偏差下模拟电路模块行为级建模的稀疏网格随机配置法
工艺参数变化下的基于统计时序分析的时钟偏差安排
基于延迟合并嵌入的带障碍的时钟树布线算法
基于PDA算法的IDMA高阶调制系统
一种基于PN训练序列的OFDM时频同步算法
时变瑞利信道下异步长码MC—CDMA系统性能分析
Performance-driven Routing Tree Construction with Buffer Insertion and Wire Sizing
预条件在谐波平衡仿真算法中的应用
Goertzel算法的一种改进计算结构
一种新型频域均衡器在水声通信中的应用
基于单载波块传输的交织多址系统
基于微机电系统的高频压控振荡器设计与仿真
OFDMA上行链路SIC方法及性能分析
频率选择性信道下OFDM帧同步及性能分析
三维互连线寄生电容提取算法的设计和实现
神经网络在集成电路互连线寄生电容提取中的应用
基于场的寄生电容并行提取方法
一种基于RLC元包的有损传输线的渐近式构造模型
基于SNR的OFDMA上行链路干扰消除方法
Buffer and Wiresizing Optimization under the Distributed RLC Model with Crosstalk Constraint
Rayleigh Channel Estimation Based on Particle Filter with Simulated Annealing Algorithm