位置：成果数据库 > 期刊 > 期刊详情页
三维片上网络测试的时间优化方法
  • ISSN号：1000-1239
  • 期刊名称：《计算机研究与发展》
  • 时间：0
  • 分类：TP3[自动化与计算机技术—计算机科学与技术]
  • 作者机构：[1]合肥工业大学计算机与信息学院
  • 相关基金：国家自然科学基金项目(60876028);国家自然科学基金重点项目(60633060);安徽省自然科学基金项目(090412034);安徽高校省级自然科学研究重点项目(KJ2010A269)
作者： 欧阳一鸣[1], 刘蓓[1], 齐芸[1]
关键词： 三维片上系统, 测试时间, IP核布局设计, 位宽分配, 3D NoC, testing time, IP cores layout, bit-width allocation
中文摘要：

三维集成电路具有比传统的平面集成电路更高的性能.在三维集成电路上进行有效的测试架构设计和优化技术可以减少集成电路的测试代价.提出了一种三维片上网络测试的时间优化解决方案.首先根据封装前的IP核测试时间,为各层芯片选择合适的IP核,使得每层芯片上的IP核总的测试时间最接近;再利用整数线性规划和随机舍入的方法,在总的数据位宽限制下,再次为每层芯片分配合适的TAM数据线宽度,进一步减小各层芯片上IP核的测试时间.在ITC02标准下得到的实验结果可以看出,3DNoC的测试时间与2DNoC的测试时间相比有了大幅度的降低.

英文摘要：

三维集成电路具有比传统的平面集成电路更高的性能.在三维集成电路上进行有效的测试架构设计和优化技术可以减少集成电路的测试代价.提出了一种三维片上网络测试的时间优化解决方案.首先根据封装前的IP核测试时间,为各层芯片选择合适的IP核,使得每层芯片上的IP核总的测试时间最接近;再利用整数线性规划和随机舍入的方法,在总的数据位宽限制下,再次为每层芯片分配合适的TAM数据线宽度,进一步减小各层芯片上IP核的测试时间.在ITC02标准下得到的实验结果可以看出,3DNoC的测试时间与2DNoC的测试时间相比有了大幅度的降低.

同期刊论文项目
数字VLSI电路测试技术研究
期刊论文 158 会议论文 59 著作 2
控制器的内建自恢复与内建自测试研究
期刊论文 85 会议论文 26 获奖 2 专利 5
同项目期刊论文
基于LFSR状态相关的测试数据压缩方法
应用海明码和内置自测试技术设计片上网络组件
基于位跳变相容的多扫描链压缩方法
片上网络通信架构的BIST测试方法
一种基于2D-mesh的低延迟NoC路由算法设计
基于部分数据块复用的SoC测试数据压缩方法
一种基于选择触发的低功耗扫描链结构
应用段固定折叠计数器的低功耗测试方案
一种基于双模冗余的自恢复方案
公钥密码系统中的硬件二元域求逆模块
一种混合定变长虚拟块游程编码的测试数据压缩方案
一种针对软错误的流水线电路加固方案
流水线电路的容错设计
基于测试数据分组合并的索引编码压缩方案
基于片上网络的容错通信方法
基于连续和交替序列编码的测试数据压缩
A scheme of test data compression based on coding of even bits marking and selective output inversio
基于交替-连续长度码的测试数据编码方法
A Novel X-ploiting Strategy for Improving Performance of Test Data Compression
基于重构的片上网络容错机制
低功耗优先的片上网络映射优化方法
一种时间优化的NoC低功耗测试调度方法
基于部分游程翻转的SoC测试数据压缩
FPGA上二元域公钥系统中求逆模块的改进
时序敏感的3D IC绑定优化方法
降低系统芯片测试时间的芯核联合测试方案
三维FDTD建模软件的开发及应用
硅通孔数目敏感的三维电路划分
基于折叠计数器的低功耗确定 BIST方案
Dispersion Characteristics of the Microstrip Bend at Millimeter Wave Frequencies
应用对称编码的测试数据压缩解压方法
基于功能复用的增强型扫描结构ESFF-SEAD
采用测试向量合并的多扫描链嫁接测试
基于关键IP核加固的片上网络容错机制
基于March+改进算法的MBIST设计
基于输出违例概率的时延向量测试质量评估
基于位差码的测试数据压缩方案
一种三维SoCs绑定前的测试时间优化方法
基于FDTD的三维全波电磁分析软件及工程应用
基于Markov链的FSM容软错误设计
基于向量优化重组的LFSR重新播种方法
片上网络通信中过热点的弱化方法
基于2D Mesh的NoC路由算法设计与仿真
基于伪对称编码的测试数据压缩方法
基于等确定位切分的LFSR重播种方法
一种双模互锁的容软错误静态锁存器
一种应用于多带正交频分复用超宽带的IFFT/FFT处理器
一种基于分块编码和优化排序的测试数据压缩技术
端标记交替-连续编码测试数据压缩技术
基于分布估计算法的FSM低功耗状态编码
A novel radiation hardened by design latch
一种容软错误的BIST结构
片上网络互联的划分测试
基于数据相容压缩的RAS测试方法
一种基于改进RAS架构的SOC测试方法
基于对角互连网格拓扑结构的片上网络
针对片上网络组播通信模型的设计与仿真
基于双模冗余令牌的自恢复控制器
一种基于三模冗余令牌的自恢复控制器
基于FPGA的R-64 FFT处理器的实现
针对小时延缺陷的时延测试方法综述
基于最佳交换递减的芯核测试链平衡划分
NOC的低功耗快速测试
基于随机访问扫描的低功耗确定性测试方案
基于优化编码的LFSR重播种测试压缩方案
一种交替互补的双状态机自恢复方案
用于编码压缩的测试位重组算法
一种基于响应中无关位填充的测试数据压缩方法
一种更可靠的资源网络接口结构
基于同构片上网络拓扑可重构的容错硬件结构
基于FPGA的NoC中容错路由器设计与仿真
一种对面积开销有效的组合逻辑选择性加固方案
基于无关位动态赋值的幂次划分测试压缩方案
一种基于自选择状态的折叠计数器BIST方案
一种并行输出的折叠计数器方案
一种基于2D—mesh的低延迟NoC路由算法设计
一种片上网络路由器的测试方法
CORE-UNIFIED SOC TEST DATA COMPRESSION AND APPLICATION
一种三维SoCs绑定前的测试时间优化方法：
应用海明码和内置自测试技术设计片上网络组件
基于SAT的快速电路时延计算
基于部分数据块复用的SoC测试数据压缩方法
一种基于选择触发的低功耗扫描链结构
应用段固定折叠计数器的低功耗测试方案
一种基于改进RAS架构的 SOC测试方法
多扫描链测试集的分组标准向量压缩法
数据块前向相容标记码的测试数据压缩方法
基于响应分块相容的测试数据编码压缩方案
X-Filling for Simultaneous Shift- and Capture- Power Reduction in At-Speed Scan-Based Testing
BAT: Performance-Driven CrosstalkMitigation Based on Bus-grouping Asynchronous Transmission
Leakage Current Optimization Techniques During Test Based on Don’t Care Bits Assignment
Co-optimization of Dynamic/Static Test Power in Scan Test
部分向量奇偶切分的LFSR重新播种方法
无界模型检验中融合电路信息的SAT算法研究
一种基于变长数据块相关性统计的测试数据压缩和解压方法
基于RAS结构优化测试时间和数据量的测试方案
时序电路测试向量融合算法
动态更新参考切片的IP核测试数据压缩方法
时序敏感的3D芯片绑定优化方法
考虑工作负载影响的电路老化预测方法
一种有效的低功耗扫描测试结构-PowerCut
动态组簇的协同定位算法
Weighted-Median Based Distributed Fault Detection for Wireless Sensor Networks
Deterministic Circular Self Test Path
Re-Optimization Algorithm for SoC Wrapper-Chain Balance Using Mean-Value Approximation
Helix-Scan: A Scan Design for Diagnosis
一种混合定变长虚拟块游程编码的测试数据压缩方案
一种新的容软错误的BIST结构
扫描链故障确定性诊断向量生成算法
数模混合片上系统模拟芯核并行测试结构
采用部分增强型扫描提高跳变时延故障覆盖率的触发器选择方法
一种共前缀码的测试数据压缩方案
一种共游程码的测试数据压缩方案
约束输入精简的多扫描链BIST方案
结合ATPG和SAT的无界模型检验前像计算方法
A Novel Testability-Oriented Data Path Scheduling Scheme in High-Level Synthesis
A Fault Tolerance Mechanism in Chip Many-core Processors
基于可测性分析的高层次寄存器分配算法
一种针对软错误的流水线电路加固方法
应用扩展前缀编码的测试数据压缩方案
Performance- asymmetry- aware scheduling for Chip Multiprocessors with static core coupling
The Design-for-Testability Features and Test Implementation of a Giga Hertz General Purpose Micropro
Register Allocation Algorithm for High-Level Circuit Synthesis for Improved Testability
Embedded Test Decompressor to Reduce the Required Channels and Vector Memory of Tester for Complex P
Test data compression scheme based on variable-to-fixed-plus-variable-length coding
Extended Selective Encoding of Scan Slices for Reducing Test Data and Test Power
一种针对软错误的流水线电路加固方案
基于片上网络的容错通信方法
基于连续和交替序列编码的测试数据压缩
基于重构的片上网络容错机制
低功耗优先的片上网络映射优化方法
一种时间优化的NoC低功耗测试调度方法
FPGA上二元域公钥系统中求逆模块的改进
时序敏感的3D IC绑定优化方法
降低系统芯片测试时间的芯核联合测试方案
三维FDTD建模软件的开发及应用
Dispersion Characteristics of the Microstrip Bend at Millimeter Wave Frequencies
基于输出违例概率的时延向量测试质量评估
基于FDTD的三维全波电磁分析软件及工程应用
模拟电路软故障诊断测试节点优选的仿真研究
Selected crosstalk avoidance code for reliable network-on-chip
基于Markov链的FSM容软错误设计
基于电压增量的非线性模拟电路软故障诊断
片上网络通信中过热点的弱化方法
基于等确定位切分的LFSR重播种方法
一种双模互锁的容软错误静态锁存器
一种应用于多带正交频分复用超宽带的IFFT/FFT处理器
一种基于分块编码和优化排序的测试数据压缩技术
一种容软错误的BIST结构
片上网络互联的划分测试
一种基于改进RAS架构的SOC测试方法
针对片上网络组播通信模型的设计与仿真
基于FPGA的R-64 FFT处理器的实现
基于最佳交换递减的芯核测试链平衡划分
基于CLP模型的HDL设计可观测性分析
利用内容可寻址技术的存储器BISR方法
基于随机访问扫描的低功耗确定性测试方案
混合定变长码的测试数据压缩方案
序列对递增生成的SOC测试调度算法
连续时间滤波器的可测试可修复设计
Soft Fault Diagnosis for Analog Circuits Based on Slope Fault Feature and BP Neural Networks
Oscillation Test Strategy for Analog Filters by Monitoring Output Voltage and Supply Current
采用片内PLL实现实速扫描测试的方案
面向串扰时延效应的时序分析方法及在集成电路测试中的应用
用于片上网络的容错通信算法
组合逻辑中瞬时错误传播的频域分析方法
面向最大串扰噪声的测试生成方法
SoC总线串扰的精简MT测试集
基于STIL的测试向量转换模型及其实现
通过器件共享实现的双向无阻塞光互连片上网络
基于闭环集成运放的模拟电路模块级软故障诊断
用于编码压缩的测试位重组算法
一种基于响应中无关位填充的测试数据压缩方法
一种更可靠的资源网络接口结构
基于同构片上网络拓扑可重构的容错硬件结构
基于FPGA的NoC中容错路由器设计与仿真
一种对面积开销有效的组合逻辑选择性加固方案
基于无关位动态赋值的幂次划分测试压缩方案
一种基于自选择状态的折叠计数器BIST方案
一种并行输出的折叠计数器方案
一种片上网络路由器的测试方法
部分向量奇偶位切分的LFSR重新播种方法
基于BDD和布尔差分的组合电路测试生成方法
基于部分相容的动态LFSR重新播种方法
Design-for-Testability Features and Test Implementation of a Giga Hertz General Purpose Microprocessor
基于覆盖率模型的AMBA接口随机验证方法
不规则结构片上网络的测试方法研究
基于LoadRunner的一种性能测试流程方案研究与设计
基于无障碍设计的Android手机导航方法
B/S下一种报表图形化方法的研究与实现
基于最小包含圆的无线传感器网络定位算法
数字电路测试压缩方法研究
基于功能故障模型的NoC容错路由
一种有效的低功耗扫描测试结构——PowerCut
无线网络节点的均匀性度量
基于书写力与字形信息的生物特征密钥生成
高层次综合中的可测性模块分配方案
基于精细化梯度的无线传感器网络汇聚机制及分析
基于加权中值的分布式传感器网络故障检测
一种Multi-Agent的云联盟服务组合模型
基于Web Service技术的物流平台架构研究
Helix Scan:A Scan Design for Diagnosis
Fault Tolerance Mechanism in Chip Many-Core Processors
Web Service技术在物流平台的应用
Register Allocation Algorithm for High-Level Circuit Synthesis for Improved Testability
Online Distributed Fault Detection of Sensor Measurements
基于Web Service的现代物流平台的设计与实现
Leakage Current Optimization Techniques During Test Based on Don＇t Care Bits Assignment
基于连续及非连续块编码的测试数据压缩方法
一种三维SoCs绑定前的测试时间优化方法：
组合逻辑电路中软错误率的频域分析方法
基于可重构MUXs网络的低功耗测试数据压缩方法
期刊信息
  • 《计算机研究与发展》
  • 中国科技核心期刊
  • 主管单位:中国科学院
  • 主办单位:中国科学院计算技术研究所
  • 主编：徐志伟
  • 地址：北京市科学院南路6号中科院计算所
  • 邮编：100190
  • 邮箱：crad@ict.ac.cn
  • 电话：010-62620696 62600350
  • 国际标准刊号：ISSN：1000-1239
  • 国内统一刊号：ISSN：11-1777/TP
  • 邮发代号:2-654
  • 获奖情况:
  • 2001-2007百种中国杰出学术期刊，2008中国精品科...,中国期刊方阵“双效”期刊
  • 国内外数据库收录:
  • 俄罗斯文摘杂志,荷兰文摘与引文数据库,美国工程索引,日本日本科学技术振兴机构数据库,中国中国科技核心期刊,中国北大核心期刊（2004版）,中国北大核心期刊（2008版）,中国北大核心期刊（2011版）,中国北大核心期刊（2014版）,中国北大核心期刊（2000版）
  • 被引量:40349