位置：成果数据库 > 期刊 > 期刊详情页
PIPO:一种基于网络处理器的新型多通道报文缓冲调度机制
  • ISSN号：1000-1239
  • 期刊名称：《计算机研究与发展》
  • 时间：0
  • 分类：TP393[自动化与计算机技术—计算机应用技术;自动化与计算机技术—计算机科学与技术]
  • 作者机构：[1]国防科学技术大学计算机学院,长沙,410073 国防科学技术大学计算机学院,长沙,410073 国防科学技术大学计算机学院,长沙,410073
  • 相关基金：国家"九七三"重点基础研究发展规划基金项目(2003CB314802);国家自然科学基金项目(60376018)
作者： 张晓明[1], 孙志刚[1], 张民选[1]
关键词： 网络处理器, 报文缓冲, 行局部性, 存储访问策略
中文摘要：

随着链路速度的增加,为避免拥塞所导致的报文丢失,网络处理器需使用大容量、高带宽的多通道报文缓冲存储器.如何高效利用多通道报文缓冲存储器的带宽成为网络处理器设计的一个重要问题.在分析网络处理器中报文缓冲特点的基础上,提出了一种流水输入/并行输出(PIPO)的新型多通道报文缓冲调度机制,采用流水输入调度技术处理输入端的写请求序列,采用并行输出调度技术调度输出端的读请求序列,同时采用存储访问策略优化输入/输出端的访存效率.通过模拟实验与传统的FCFS调度方法相比较,PIPO调度方法具有更高的带宽利用率和更低的瞬时带宽抖动.

同期刊论文项目
基于EPIC的动态同时多线程微体系结构研究
期刊论文 28 会议论文 17 著作 1
同项目期刊论文
IA-64体系结构的Cache一致性协议
一种基于流处理器的多重循环优化
LRU-assist:一种高效的cache漏流
面向单线程应用的数据预取技术研
EDSMT微体系结构研究
后备栈：一种高效的返回地址栈修
组相联cache中漏流功耗优化技术
片内二级cache的静态功耗优化技
通用EPIC 微处理器中指令控制流
基于多个取指优先级的同时多线程
基于EPIC的动态多线程微体系结构
基于模拟存储器的FPGA原型验证系
基于IA-64体系结构智能存储控制
DWarn+：一种改进的同时多线程处
IA-64的并行架构及其寄存器文件
组相联Cache中漏流功耗优化技术研究
面向单线程应用的数据预取技术研究
LRU—Assist：一种高效的Cache漏流功耗控制算法
A 485ps 64-Bit Parallel Adder in 0.18μm CMOS
通用EPIC微处理器中指令控制流水线的研究与实现
DWarn＋：一种改进的同时多线程处理器取指策略
基于模糊加权的动态自适应分支预测算法研究
使用取指策略控制同时多线程处理器中个体线程的性能
"前导零预测——并行修正"算法中错误的分析和修正
基于多个取指优先级的同时多线程处理器取指策略
CPU系统级验证平台的研究与实现
基于压缩存储系统的研究
期刊信息
  • 《计算机研究与发展》
  • 中国科技核心期刊
  • 主管单位:中国科学院
  • 主办单位:中国科学院计算技术研究所
  • 主编：徐志伟
  • 地址：北京市科学院南路6号中科院计算所
  • 邮编：100190
  • 邮箱：crad@ict.ac.cn
  • 电话：010-62620696 62600350
  • 国际标准刊号：ISSN：1000-1239
  • 国内统一刊号：ISSN：11-1777/TP
  • 邮发代号:2-654
  • 获奖情况:
  • 2001-2007百种中国杰出学术期刊，2008中国精品科...,中国期刊方阵“双效”期刊
  • 国内外数据库收录:
  • 俄罗斯文摘杂志,荷兰文摘与引文数据库,美国工程索引,日本日本科学技术振兴机构数据库,中国中国科技核心期刊,中国北大核心期刊（2004版）,中国北大核心期刊（2008版）,中国北大核心期刊（2011版）,中国北大核心期刊（2014版）,中国北大核心期刊（2000版）
  • 被引量:40349