东篱科研大数据发现系统（DRDS）

位置：成果数据库 > 期刊 > 期刊详情页

基于FPGA模拟片上多核处理器的新方法

ISSN号：1002-0470
期刊名称：高技术通讯
时间：2014.7
页码：661-668
分类：TP332[自动化与计算机技术—计算机系统结构;自动化与计算机技术—计算机科学与技术]
作者机构：[1]计算机体系结构国家重点实验室(中国科学院计算技术研究所),北京100190, [2]中国科学院计算技术研究所,北京100190, [3]中国科学院大学,北京100049, [4]龙芯中科技术有限公司,北京100190
相关基金：国家“核高基”科技重大专项课题（2009ZX01028-002-003,2009ZX01029-001-003,2010ZX01036-001-002,2012ZX01029-001-002-002）,国家自然科学基金（61221062,61100163,61133004,61173001,61232009,61222204）,863计划（2012AA010901,2012AA011002,2012AA012202,2013AA014301）资助项目.
相关项目：片上多核处理器硅后验证关键技术研究

关键词：模拟, 仿真, 模型, 现场可编程门阵列(FPGA), 片上多核处理器, 伪造的处理器核, emulation, simuhion, modeling, field programmable gate arrays （FPGAs）, chip multi-core processor, pseudo processor cores

中文摘要：

为了解决使用现场可编程门阵列（FPGA）进行大规模片上多核处理器模拟的容量限制难题，提出了一种新颖的FPGA模拟方法。该方法通过混合真实的处理器核与伪造的处理器核，使用1个或2个FPGA即可模拟整个片上多核处理器，而且可以有效克服FPGA的容量限制问题，同时又不过多损害对多核处理器行为特征的有效模拟。用此方法实现了周期精确的全芯片模拟，并使用流片后的片上多核处理器芯片对此模拟方法进行了有效性验证。实验很容易地实现了50MHz以上的模拟速度，比基于相同设计的软件仿真快10万倍以上。模拟速度的大幅度提升，使得可以启动未经修改的Linux操作系统和运行完整的多用户SPECCPU2006train测试集。这种混合真实处理器核与伪造处理器核的模拟方法为片上多核处理器的功能验证和性能评估提供了一种简单高效的途径。

英文摘要：

To solve the capacity limitation of field programmable gate arrays （FPGAs） when using them to conduct large scale simulations of chip muhi-core processors, a novel FPGA-based simulation method was put forward. By mixing real processor cores with pseudo processor cores, the mothod can simulate a whole chip ＇ s multi-core processors by using only one FPGA or two, and can overcome the FPGA capacity limitation effectively while alleviating the harmfulness to the characterization of chip muhi-core processors behavior. A cycle-accurate full system simulation was carried out by using the method, and the correctness of the proposed method was verified by using the corresponding taped out chip. A simulation speed beyond 50MHz was achieved easily, which was 100,000 times faster than the logic level software simulation with the same design. Under the vast increase in simulation speed, the unmodified Linux OS can be started and the complete multi-user SPEC CPU2006 benchmark can be run by using the train test suite. The proposed simulation method of mixing real cores with pseudo-cores can be easily, effectively used for chip multi-core processors＇ s logic verification and performance validation.

同期刊论文项目