位置：成果数据库 > 期刊 > 期刊详情页
基于RIE技术的倾斜表面SOI功率器件制备技术
  • 期刊名称：固体电子学研究与进展
  • 时间：2011.6.6
  • 页码：268-273
  • 分类：TN386.1[电子电信—物理电子学] TN432[电子电信—微电子学与固体电子学]
  • 作者机构：[1]南京邮电大学电子科学与工程学院,南京210003
  • 相关基金：基金项目：国家自然科学基金项目（60806027,61076073）;江苏省高校自然科学基金项目（09KJB510010）;江苏省高校自然科学重大基础研究项目（08KJA510002）;南通市科技项目（K2008024）
  • 相关项目：SOI功率器件横向变厚度耐压新技术的机理、工艺和模型研究
作者： 张锐|郭宇锋|程玮|花婷婷|
关键词： 横向变厚度, 绝缘体上硅, 横向双扩散金属氧化物半导体场效应晶体管, 反应离子刻蚀, varied lateral thickness , SOI , LDMOS, RIE
中文摘要：

对一种具有倾斜表面漂移区SOILDMOS的制造方法进行了研究，提出了多窗口反应离子刻蚀法来形成倾斜表面漂移区的新技术，建立了倾斜表面轮廓函数的数学模型，TCAD工具的2D工艺仿真证实了该技术的可行性，最终优化设计出了倾斜表面漂移区长度为15μm的SOILDMOS。数值仿真结果表明，其最优结构的击穿电压可达350V，导通电阻可达1．95Ω·mm^2，同时表现出良好的源漏输出特性。

英文摘要：

A novel manufacturing method of SO1 LDMOS with a gradient surface drift region structure was proposed. Reactive ion etching by masking a series of windows was used to fabricate such a graded drift thickness region. A numerical model was derived and a computer program was developed to optimize the sizes and locations of the windows. The validity of the model was verified by performing 2D process and device simulations using TCAD software. Finally, an SOI LDMOS with the drift region length of 15 μm was designed. Simulation by the TCAD software shows that the novel device presents a maximum breakdown voltage of 350 V and a minimum specific on-resistance of 1.95 12 Ω ·mm^2, as well as a good output characteristic.

同期刊论文项目
SOI功率器件横向变厚度耐压新技术的机理、工艺和模型研究
期刊论文 49 会议论文 25 专利 18
基于标准CMOS工艺的新型表面超级结射频LDMOS及其模型研究
期刊论文 48 会议论文 4
同项目期刊论文
A Novel RF SOI LDMOS with a Raised Drift Region
A 5-Gbit／s monolithically-integrated low-power clock recovery circuit in 0.18-μm CMOS
A High Performance Silicon-on-Insulator LDMOSTT Using Linearly Increasing Thickness Techniques
A Three-dimensional Breakdown Model of SOI Lateral Power Transistors with a Circular Layout
5Gb/s 0.18μm CMOS 半速率时钟与数据恢复电路设计
梯子形石墨烯纳米条带输运性质的研究
基于分组码的改进型防碰撞算法研究
Combining 2D and 3D Device Simulations for Optimizing LDMOS Design
A three dimension analytical model of surface electric field distributions for SOI lateral super jun
改进型自适应多叉树防碰撞算法研究
0.18μm CMOS集成时钟产生功能的10Gb/s复接器设计
任意纵向变掺杂横向功率器件二维耐压模型
变漂移区厚度SOI横向高压器件的优化设计
具有倾斜表面漂移区的SOI LDMOS的工艺设计
Analysis of Si3N4 Passivation effect by Self-Consistent Electro-Thermal-Mechanical Simulation in AlG
Comparison of High Voltage (200-300 Volts) Lateral Power MOSFETs for Power Integrated Circuits
Reduction of Kink Effect in SOI LDMOS Structure with Linear Drift Region Thickness
An 800 volts high voltage interconnection level shifter using floating poly field plate(FPFP) method
Multi-reversed-junction LDMOST with very high breakdown voltage per unit length
Variation of Lateral Thickness Techniques in SOI Lateral High Voltage Transistors
A 2D Analytical Model of Bulk-silicon Triple RESURF Devices
A 2.5-Gb/s fully-integrated, low-power clock and recovery circuit in 0.18-um CMOS
一种不用先验知识的单路混合信号的盲源分离新方法
一种新型的基于最大特征值的合作频谱感知算法
基于数据融合的三段式心音身份识别技术
A novel 800V multiple RESURF LDMOS utilizing linear P-top rings
Double snapback effect in LDMOS based on non-isothermal simulation
A Novel L band Satellite Beacon Receiver Based on Zero IF Converter
SOI LDMOS器件纵向耐压技术的研究进展
基于标签识别码分组的连续识别防碰撞算法研究
A 2.5-Gb/s fully-integrated, low-power clock and recovery circuit in 0.18-μm CMOS
A three-dimensional breakdown model of SOI lateral power transistors with a circular layout
自旋场效应晶体管的电学特性研究
石墨烯纳米条带的电子输运性质研究
准一维碳纳米管的含时输运性质的研究（英文）
非对称HALO-LDD掺杂石墨烯纳米条带场效应管的电学特性研究
集成时钟产生功能的0．18μmCMOS10Gb／s复接器的设计
5-Gbit／s0．18-μm CMOS单片集成低功耗时钟恢复电路设计
622-3125Mbps连续速率时钟数据恢复电路设计
0.18μm CMOS Σ-Δ ADC用数字抽取滤波器设计
UHF RFID接收机用双模低噪声放大器设计
一种高性能盲过采样时钟数据恢复电路的实现
高锁定范围半盲型过采样时钟数据恢复电路设计
UHF RFID发射机用高精度可编程增益放大器设计
An Analytical Model of Triple RESURF Device with Linear P-layer Doping Profile
A Method for Automatic Target Recognition Using Shadow Contour of SAR Image
Analytical models of lateral power devices with arbitrary vertical doping profiles in the drift regi
Novel Bulk Silicon Lateral Double-Diffused Metal–Oxide–Semiconductor Field-Effect Transi
任意纵向变掺杂横向功率器件二维耐压模型
一种不用先验知识的单路混合信号的盲源分离新方法
一种新型的基于最大特征值的合作频谱感知算法
Novel Silicon-on-Insulator Lateral Power Device with Partial Oxide Pillars in the Drift Region
SOI LDMOS器件纵向耐压技术的研究进展
Multi-channel 5Gb/s/ch SERDES with Emphasis on Integrated Novel Clocking Strategies
An unified analytical model for optimizing the RESURF LDMOS with arbitrary vertical doping profiles
An Analytical Model for Silicon-On-Insulator Lateral High Voltage Devices Using Variation of Lateral
Low Specific On-resistance SOI LDMOS Device with P+P-top Layer in the Drift Region
0.18µm CMOS高集成度可编程分频器的设计
高速∑-△DAC中插值滤波器的设计
0.18μm CMOS 6.25Gb/s模拟自适应均衡器设计
应用于全数字锁相环的时间数字转换器的设计
高速时钟与数据恢复电路技术研究
场板SOI RESURF LDMOS表面势场分布解析模型
A 2-D Analytical Model of SOI High Voltage Devices with Dual Conduction Layers
0.18μm CMOS集成时钟产生功能的10Gb/s复接器设计
5Gb/s 0.18μm CMOS 半速率时钟与数据恢复电路设计
用于UHF RFID零中频接收机的混频器设计
3.125Gb/s基于PS/PI型的时钟与数据恢复电路设计
A 5-Gbit/s monolithically-integrated low-power clock recovery circuit in 0.18-μm CMOS
基于电荷共享效应的RESURF横向功率器件击穿电压模型
理想SOMOS的电容特性
SOI和体硅MOSFET大信号非准静态效应比较研究
Research on heart sound identification technology
LDMOS thermal SOA investigation of a novel 800V multiple RESURF with linear p-top rings
考虑到纵向掺杂分布影响的SOI功率器件完全耐压模型
一种新颖的正交输出伪差分环形VCO的设计
横向超结器件衬底辅助耗尽效应的研究与展望
Enhanced Coupling Effects in Vertical Double-Gate FinFETs
UHF RFID用低相位噪声正交压控振荡器设计
低温度系数高电源抑制比带隙基准源的设计
2.5Gb/s PS/PI型半速率时钟数据恢复电路设计
0.18µm CMOS连续速率CDR电路设计
集成时钟产生功能的0．18μmCMOS10Gb／s复接器的设计
0．18μmCMOS工艺连续速率CDR电路设计
0.18μm CMOS Σ-Δ ADC用数字抽取滤波器设计
5-Gbit／s0．18-μm CMOS单片集成低功耗时钟恢复电路设计