东篱科研大数据发现系统（DRDS）

位置：成果数据库 > 期刊 > 期刊详情页

用于多核同步优化的cache一致性协议设计

ISSN号：1002-0470
期刊名称：《高技术通讯》
时间：0
分类：TP302[自动化与计算机技术—计算机系统结构;自动化与计算机技术—计算机科学与技术]
作者机构：[1]中国科学院计算机体系结构国家重点实验室,北京100190, [2]中国科学院计算技术研究所,北京100190, [3]中国科学院大学,北京100049, [4]龙芯中科技术有限公司,北京100190
相关基金：国家“核高基”科技重大专项课题（2009zX01028-002-003,2009zx01029-001-003,2010zx01036-001-002）,国家自然科学基金（60921002,61003064,61050002,61070025,61100163,61133004,61173001,61232009）和863计划（2012AA010901,2012AA011002,2012AA012202,2013AA014301）资助项目.

作者：陈李雏[1,2,3,4], 张广飞[1,2,3,4], 汪文祥[1,2,4], 王焕东[1,2,4], 李玲[1,2,4]

关键词：同步, 栅障, 锁, CACHE一致性协议, 片上多核处理器(CMPs), synchronization, barrier, lock, cache coherence protocol, chip multiprocessors （CMPs）

中文摘要：

通过对多核同步过程中的访存行为进行分析，提出了一种识别同步类型的方法，并设计了一种实现同步优化的新的cache一致性协议。该协议增加了一个用于记录同步信息的cache状态，通过阻塞的方式可以让多个处理器核串行地完成同步操作，保证同步操作中原子指令能够顺利执行成功，从而大大减少由多核同步冲突引发的访存请求数量，将多核同步过程中的访存行为优化到了几乎最好的情况。实验结果表明，通过同步优化，这个新的cache一致性协议能够使多核同步的性能提升到接近最理想的结果。实验表明，相比传统的cache一致性协议，实验中采用的几个标准多核性能测试程序优化后的同步性能提升了1倍，而并行程序整体运行时间降低25％。

英文摘要：

Based on the memory accessing analysis for the synchronization process of chip multiprocessors （ CMPs）, a method to recognize the type of synchronization was proposed, and a novel cache coherence protocol for optimization of the synchronization of CMPs was designed. The protocol adds a new cache state for synchronization information, and it can make CMPs realize the serial synchronization operation with the way of blocking to guarantee successful execution of atomic operations. Thus, the number of memory accesses caused by synchronization conflicts can be greatly reduced, and an almost perfect memory accessing process in synchronization can be achieved. The experi mental results show that, with the proposed cache coherence protocol, the synchronization performance is almost per- fect. Compared with the traditional cache coherence, the synchronization performance can be increared by 100%, and the whole execution time of parallel programs can be reduced by 25%.

同期刊论文项目