欢迎您！东篱公司
退出
-
申报数据库
-
立项数据库
-
成果数据库
-
项目获奖数据库
中文摘要：
由于辐射而在电路的时序逻辑部分和组合逻辑部分产生的逻辑软错误已经逐渐成为阻碍系统可靠性和稳定性的主要威胁。提出了一种结合了基于主／g．1atch设计和改进的时间冗余策略两种技术的容错体系结构，通过ISCAS’89测试基准电路进行验证并对实验结果的分析发现，该容错体系结构获得了很高的容错性能。
英文摘要：
Logic soft errors are radiation induced transient errors in sequential elements （flip-flops and latches） and combinational logic part. The faults tolerant architecture mentioned in this paper combines latch-based design and time redundancy techniques to achieve high fault tolerant efficiency at low area and speed penalty. ISCAS＇89 benchmark circuits were used as test vehicle to validate the approach. The obtained experiment results show that high fault tolerant efficiency can be achieved by means of meaningful hardware and performance cost.
同期刊论文项目
同项目期刊论文
期刊信息
位置：