位置：立项数据库 > 立项详情页
计算机系统结构
  • 项目名称：计算机系统结构
  • 项目类别：国家杰出青年科学基金
  • 批准号：60325205
  • 申请代码：F0203
  • 项目来源：国家自然科学基金
  • 研究期限：2004-01-01-2007-12-31
  • 项目负责人：胡伟武
  • 负责人职称：研究员
  • 依托单位：中国科学院计算技术研究所
  • 批准年度：2003
中文摘要：

近几年从事的主要科研任务包括两个方面，一是并行处理系统结构，主要是共享存储系统结构的研究；二是高性能处理器设计。 在共享存储体系结构等方面取得的研究成果包括提出了共享存储系统访存事件理论模型及存储一致性框架模型；提出了基于锁的高速缓存一致性协议；并在上述工作基础上研制出JIAJIA共享虚拟存储系统。目前JIAJIA系统已被包括二十多个国家和地区在内的国内外研究机构适用一百多份并在并在国产高性能计算机的研

中文主题词： 片上多处理器；多线程；存储层次；低功耗；龙芯
英文摘要：

Chip Multi-Processor;Multi-Thr

英文主题词： Chip Multi-Processor;Multi-Thr
结论摘要：

随着芯片上晶体管数目按照摩尔定律进一步增加，如何有效利用片上的海量晶体管资源成为处理器设计者面临的重要问题。本项目主要研究片上多核多线程处理器结构、高效存储层次以及低功耗设计技术等。本项目在可扩展的片上同构多核结构、多线程处理器结构、片上多处理器的异构存储层次、基于辅助执行子线程的预取技术、基于物理反标的多核处理器结构级功耗评估技术等方面，取得了突出进展。本项目研究成果已经应用于龙芯2号和龙芯3号处理器设计中，并在领域顶级国际会议和重要期刊上发表（或者录用）75篇文章(其中SCI收录11篇，EI收录39篇)，获得授权发明专利2项。

成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 73
  • 33
  • 0
  • 0
  • 0
期刊论文
龙芯2号处理器设计和性能分析
一个基于微处理器功能模型的可靠
龙芯2号处理器的同时多线程设计
一种基于容量复用的异构CMP Cach
一种基于微基准程序和理想上限的
嵌入式处理器在片调试功能的设计
基于物理反标的处理器功耗建模与评估方法
片上多处理器中的Cache压缩和接口压缩
基于长生命周期对象的混合垃圾收集
一个基于微处理器功能模型的可靠度评估系统
Chip Multithreaded Consistency Model
Code Reordering on Limited Bra
Cache自适应写分配策略
龙芯2号处理器功能部件设计
一种高性能北桥芯片的设计及性能
基于龙芯CPU的多核全系统模拟器S
一种具有QoS特性的同时多线程处
基于插桩分析的Java虚拟机自适应
High performance general-purpo
一种分片式CMP的用户级模拟器
Parallel error detection for l
高性能通用处理器中的漏电功耗优
嵌入式处理器TLB设计方法研究
嵌入式处理器中访存部件的低功耗
Xmesh：一个mesh-like片上网络拓
Accelerating Sequential Progra
同时多微线程体系结构研究
A 0.18um Transmitter and Rece
Chip Multithreaded Consistency
基于物理反标的高性能处理器功耗
基于SimpleScalar的龙芯CPU模拟
基于负载瞬时IPC性能的同时多线
龙芯2号处理器系统优化关键技术
龙芯链接后优化器设计与分析
龙芯2号同时多线程处理器的软硬
一种向分支指令后插入冗余指令的
一种有效的同时多线程处理器取指
快速地址计算的自适应栈高速缓存
一种基于龙芯CPU的结构级功耗评
Implementing a 1GHz Four-issue
Microarchitecture of the Godso
嵌入式处理器在片调试功能的验证
结合访存失效队列状态的预取策略
龙芯2号微处理器的功能验证
龙芯1号处理器的故障注入方法与
一种高性能北桥芯片的设计及性能分析
一种向分支指令后插入冗余指令的容错微结构
基于负载瞬时IPC性能的同时多线程处理器取指策略
一种有效的同时多线程处理器取指控制机制
一种具有QoS特性的同时多线程处理器取指策略
基于VPM和随机激励的处理器核仿真建模
基于程序周期行为的快速模拟方法
Storus：一个二维片上网络拓扑结构
针对龙芯2号结构特征的GCC优化
基于SimpleScalar的龙芯CPU模拟器Sim—Godson
嵌入式处理器中访存部件的低功耗设计研究
龙芯2E北桥的设计和性能优化
基于覆盖率模型的AMBA接口随机验证方法
一个0．18μm高速低功耗的发送和接收电路
一种基于容量复用的异构CMP Cache
一种基于龙芯CPU的结构级功耗评估新方法
龙芯1号处理器的故障注入方法与软错误敏感性分析
龙芯2号微处理器浮点除法功能部件的形式验证
Xmesh：一个mesh—like片上网络拓扑结构
龙芯2号同时多线程处理器的软硬件接口设计
一种静态电路兼容的4GHz64位动态加法器设计
High Performance General-Purpose Microprocessors： Past and Future
一种快速的滑动标记缩并垃圾收集算法
Implementing a 1GHz Four-Issue Out-of-Order Execution Microprocessor in a Standard Cell ASIC Methodology
基于龙芯CPU的多核全系统模拟器SimOS—Goodson
一种基于微基准程序和理想上限的处理器性能分析方法
一种分片式多核处理器的用户级模拟器
会议论文
A Novel Heuristic Approach for
Simulation Acceleration for Dy
Task-pushing: a Scalable Paral
A Theoretical Research on Prog
Energy-Efficient Input Buffer
EmGen: An automatic test-progr
A hybrid hardware/software gen
CRPG: A Configurable Random Te
Zero-Efficient Buffer Design f
An Accurate Analysis of Microp
Functional Verification of Mic
A Memory Bandwidth Effective C
Concerning with On-chip Networ
An Effective Approach For Subt
A Clock System for High Speed
A New Value Based Branch Predi
An Effective Simultaneous Mult
Microarchitecture and Performa
CREA: A Checkpoint Based Relia
Low Power Techniques on a High
An Interconnect-Aware Power Ef
Improving accuracy of perceptr
An Effective Instruction Fetch
A SAT-Based Arithmetic Circuit
An effective cache overlapping
Improving Performance Through
An Efficient Error Control Sch
Processor Directed Dynamic Pag
An Energy Efficient TLB Design
Reducing Cache Energy Consumpt
An Innovative Power-Efficient
Verification of a Configurable
A Novel Design of Leading Zero
相关项目
极低功耗SoC芯片超级动态电压调节关键技术研究
期刊论文 27 会议论文 11 获奖 1 专利 9
高效能自适应处理器体系结构关键技术研究
期刊论文 11 会议论文 1
高分辨率低功耗植入式视觉假体神经刺激器的研究
期刊论文 12 会议论文 5
超低电压模拟与数模混合集成电路设计技术研究
期刊论文 12 会议论文 19
针对多核系统存储层次增强数据并行性能的软件支撑技术研究
期刊论文 7 会议论文 1 专利 1
低功耗低复杂度视频编码理论与关键算法研究
期刊论文 8 会议论文 4
可靠性驱动的功耗自适应体系结构关键技术研究
期刊论文 9 会议论文 3
快速傅立叶变换的低功耗异步实现
期刊论文 8 会议论文 2
宽带MEMS可调谐激光器的研究
期刊论文 17 会议论文 1 专利 3
胡伟武的项目
分布式共享存储MPP系统的层次结构
共享存储机群系统中关键技术的研究
期刊论文 4