有限时间时滞混沌同步及其FPGA 实现-东篱科研大数据发现系统（DRDS）

位置：立项数据库 > 立项详情页

有限时间时滞混沌同步及其FPGA 实现

项目名称：有限时间时滞混沌同步及其FPGA 实现
项目类别：青年科学基金项目
批准号：11202121
申请代码：A020202
项目来源：国家自然科学基金
研究期限：2013-01-01-2015-12-31

项目负责人：王划
依托单位：上海大学
批准年度：2012

中文摘要：

时滞混沌系统作为一类新型系统，已成为力学领域和控制领域的交叉研究热点。利用混沌信号进行保密通信时, 系统同步是关键问题。本项目拟基于Lyapunov-Krasovskii 泛函和有限时间稳定性理论，采用逐步设计（stepping design）方法研究时滞混沌系统有限时间同步问题。通过对同步误差模型的适当变换，构造出具有一定结构特性的级联系统。结合时滞级联系统的稳定性理论，建立时滞混沌系统的同步条件，实现时滞混沌系统的渐近同步；再结合有限时间稳定性理论和终端滑模控制方法，进一步实现时滞混沌系统的有限时间同步。最后，在时滞混沌同步理论研究基础上，利用DSP Builder 设计实现时滞混沌同步的新方法，并在FPGA（Field Programmable Gate Array）上实现。

中文主题词：时滞混沌系统；终端滑模控制；有限时间同步；DSP Builder；FPGA 硬件电路

结论摘要：

英文主题词delay chaotic system；Terminal sliding mode control；finite-time synchronization；DSP Builder；FPGA hardware circuit

成果综合统计