中文摘要：

集成电路技术在过去的几十年中得到了飞速的发展，在单一芯片上集成多个内核形成系统芯片以构造高性能，低功耗计算机系统已成为主要趋势。设计系统芯片的关键技术之一是设计其中的高性能片上网络，片上网络具有芯片面积受限、低时延、高吞吐和低能耗等技术要求，从而产生了一系列具挑战性问题。本项目将研究片上网络架构级的路由器设计的若干基础和关键问题。主要研究课题包括研究通用和面向各类应用的片上网络的最合适异构路由器的类型、其主要缓存资源在拓扑结构上的分布和配置方法；相关的路由协议和算法，以及新型片上网络路由器的新功能和机制的实现，设计相应的受芯片面积和功耗限制的尽可能高效的片上网络路由器架构原型。

结论摘要：

在单一芯片上集成多个内核形成系统芯片以构造高性能，低功耗计算机系统已成为当前主要趋势。设计系统芯片的关键技术之一是设计其中的高性能片上网络，片上网络具有芯片面积受限、低时延、高吞吐和低能耗等技术要求，从而产生了一系列具挑战性问题。本项目主要研究片上网络架构级的路由器设计的若干基础和关键问题。我们开展了研究通用和面向各类应用的片上网络的最合适异构路由器的类型、其主要缓存资源在拓扑结构上的分布和配置方法; 研究了无缓存路由器和缓存路由器上的路由协议和算法，特别是研究两类不同算法的无缝连接和融合; 设计停-等无缓存偏转路由算法以解决了无缓存偏转路由和虫孔交换技术结合引发的活锁问题以及研究片上网络流控制机制和多播通讯的关键问题等；并通过应用实验平台系统地评估其性能和验证其优越性、可行性和实用性。主要研究成果已经发表在包括本学科国际顶级学术期刊等重要学术刊物上。这些研究成果对我国这个目前比较薄弱的相关学科领域和新兴产业的理论创新和技术进步做出了一定的贡献。通过本课题的实施，我们构建了一个比较完整的片上网络研究开发平台和实验环境，增强了相关学科的建设，培养了一批研究人员、青年教师、博士生和硕士生，并形成一个有竞争力的研究与开发团队，为我们在这个领域的后续的深入研究和技术转化打下良好的基础，以期能够进一步推动相关产业的发展。