位置:立项数据库 > 立项详情页
异步容错计算机原理研究
  • 项目名称:异步容错计算机原理研究
  • 项目类别:面上项目
  • 批准号:69873005
  • 申请代码:F020105
  • 项目来源:国家自然科学基金
  • 研究期限:1999-01-01-2001-12-01
  • 项目负责人:金惠华
  • 负责人职称:教授
  • 依托单位:北京航空航天大学
  • 批准年度:1998
中文摘要:

本课题的研究目标是应用于实时控制领域里的嵌入式容错计算机的关键技术和解决途径。这类容错计算机由于实时性要求高,应用在任务关键领域,通常采用多个监控表决面隔离故障。因此要求通道之间同步,以便于在表决面上进行表决,屏蔽掉错误的数据。然而由于当今器件的时钟速度很高,采用时钟级同步非常困难,采用进程级同步又有同步算法的完备性和异步度的问题,尤其是多样化结构设计或分布式结构设计时问题更加严重。因此我们提出在这个应用领域里简化同步机构,研究异步工作的容错计算机。非同步系统可分为两类各通道运行在相同频率上的系统和各通道运行在不同频率上的系统。讨论了这两类非同步系统与同步系统的差异,在此基础上通过试验分析了异步度对这两类系统的任务关系以及闭环控制特性等的影响。对于第一类非同步第一步系统在允许最大异步度Αmax=MAX(δ)+T 的情况下工作可以实现。对于第二类非同步系统必须进行同步. 对分布式容错结构提出一种节点间同步机制和分布式的同步算法,提出一种容错调度算法——双工系统与主备混合自适应调度算法,探索了框架技术和软件迭代式开发方法在分布式实时容错系统设计中的应用。研究成果用于“机载UMS 分布式容错计算机系统”,可简化同步机构,使任务异步度在1 毫秒内。

中文主题词: 容错 ,异步 ,表决
结论摘要:

英文主题词Fault-Tolerant ,Asynchronous ,Voting


成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 5
  • 0
  • 0
  • 0
  • 0
相关项目
金惠华的项目