位置:立项数据库 > 立项详情页
三维集成电路的布图规划/布局算法研究
  • 项目名称:三维集成电路的布图规划/布局算法研究
  • 项目类别:面上项目
  • 批准号:60572015
  • 申请代码:F010501
  • 项目来源:国家自然科学基金
  • 研究期限:2006-01-01-2008-12-31
  • 项目负责人:徐宁
  • 负责人职称:教授
  • 依托单位:武汉理工大学
  • 批准年度:2005
中文摘要:

随着集成电路规模的不断扩大,三维集成电路已成为今后集成电路的发展趋势。它与二维集成电路相比具有互连线短、集成度高、芯片面积小和功耗低等特点。因此,三维集成电路成为当今学术界研究的热点课题。布图技术是集成电路设计中最重要的一步,而布图规划/布局是关键,其结果的好坏直接影响芯片的制造和封装。本课题以现有二维集成电路布图规划/布局算法为基础,研究适合于三维集成电路的布图规划/布局算法,包括三维布图规划/


成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 36
  • 11
  • 0
  • 0
  • 2
期刊论文
相关项目
期刊论文 16 会议论文 12 著作 1
期刊论文 36 会议论文 7 专利 2 著作 1
期刊论文 37 会议论文 4 获奖 2
徐宁的项目