中文摘要：

数字补偿技术可在数字域补偿模拟电路的非理想特性对系统的影响，从而降低高速高精度模数转换器对模拟单元电路的性能要求，有利于转换器在先进的低电源电压CMOS工艺上的低功耗实现，并可有效缩短转换器的设计周期，具有很好的科学价值。已有的实时数字补偿算法存在补偿速度慢或鲁棒性不足的缺点，限制了它在高速高精度模数转换器中的普遍应用。本课题拟采用"先基于行为级模型研究算法，再多层次验证、改进"的方法，研究快速、鲁棒的实时数字补偿技术。基于课题提出的"时域拓展补偿"概念，结合"相干调制-解调"信号处理、"具有输入信号相关性的扰动激励叠加"技术，通过本项目的开展，有望得到一种新的实时数字补偿技术，其鲁棒性和补偿速度优于同类技术，从而可提高数字补偿技术在高速高精度的绿色模数转换器中的应用广泛性。同时，课题将完成一个低功耗125MS/s数字补偿式模数转换器的设计，运用数字技术将其线性度从10位提高到16位。

结论摘要：

针对高能效模数转换器设计面临的种种问题，本课题重点研究快速、鲁棒的模数转换器数字补偿技术，同时研究可以和数字补偿技术补充应用、进一步提高转换器能效的运放共享技术和多位/级MDAC的建立特性优化技术或电路结构。通过分析现有数字补偿技术的特点及存在的问题，提出了一种“时域拓展补偿”方法，将其与拓展后的“与信号相关的抖动激励叠加”方案有效结合，构成一种新的前台、后台混合数字补偿技术，用以补偿多位/级结构流水线模数转换器中由运放有限增益和电容失配引入的线性误差。该补偿技术在保留“基于相关检测补偿算法”良好鲁棒性的同时，大幅度地缩短了补偿因子估计所需的收敛时间，实现了快速补偿。针对现有各种运放共享技术存在的问题，提出了一种共模检测与输入轮换（CSII）的运放共享技术；该技术可以实现前后相邻两级流水线级电路共享一个折叠级联结构的运算放大器，而且不增加额外的开关或旁路，可有效消除运放共享时可能引入的记忆效应或级间串扰等问题。针对高精度转换器中多位/级结构MDAC存在的建立速度约束问题，本论文提出了一种负载平衡的MDAC结构，低功耗地实现多位/级MDAC的快速建立，消除不完全建立误差。课题采用0.13μm CMOS 工艺完成了一个1.2V电源电压、12位精度、采样率5～45MS/s的模数转换器的设计与流片验证。该设计采用CSII运放共享、无前端采样保持放大器这两项关键技术，并通过数字化调节运放、比较器、内置参考电压驱动电路等基本单元的偏置电流来获得良好的“功率与采样率之比”。芯片的内核面积为1.5mm2，测试结果表明采样率与功耗等比例变化时，测得的SNDR最小为62.5dB、最大为69.2dB，SFDR可达到80.7dB，工作电源电压典型值为1.2V，单次转换消耗能量（FoM值）最小为0.26pJ/conversion、最大为0.5pJ/conversion。与近年来国际上发表的具有相近性能的可编程流水线模数转换器相比，该设计的FoM值具有一定的竞争优势，测试结果验证了相关创新点的有效性。还设计了一个0.13um 14位线性度、采样率为50MS/s的数字补偿流水线模数转换器，测试结果表明数字补偿前，SNDR和SFDR分别为58.6dB和66.5dB；数字补偿后SNDR和SFDR分别提高至64.4dB、81.9dB；该转换器的FOM2值为0.19pJ/conversion。