位置：立项数据库 > 立项详情页
最大时间差流水线技术在SoC设计中的应用
  • 项目名称：最大时间差流水线技术在SoC设计中的应用
  • 项目类别：青年科学基金项目
  • 批准号：60203006
  • 申请代码：F020304
  • 项目来源：国家自然科学基金
  • 研究期限：2003-01-01-2005-12-01
  • 项目负责人：陈岚
  • 负责人职称：副研究员
  • 依托单位：中国科学院计算技术研究所
  • 批准年度：2002
中文摘要：

本项目利用最大时间差流水线技术设计超大规模高性能单片系统（SoC）。研究将设计复用技术与最大时间差流水线设计结合比过去非层次式最大时间差流水线设计大大降低了设计复杂度，使最大时间差流水线技术可以应用于更大系统设计。本项目还研究相应的算法降低系统速度优化的复杂度。内容包括系统时钟约束条件分析，延迟均衡以及EDA技术等。

中文主题词： 最大时间差流水线；SoC;IP;设计流程
结论摘要：

英文主题词wave pipelined;SoC;IP;design reference flow;hierarchial system timing analysis

成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 1
  • 1
  • 0
  • 0
  • 16
期刊论文
高性能升余弦滤波器设计
会议论文
低功耗软判别维特比译码器设计
著作
基于无线局域网通信检测算法实现
一个H264解码芯片的串扰问题分析研究
基于改进FFT算法的OFDM调制/解调模块设计
基于BIST的算法在存储器故障测试中的应用
一种通用同步/异步FIFO的设计
H.264图像解码芯片的布局布线设计
一种通用同步/异步FIFO的设计
H.264图像解码芯片的布局布线设计
高性能升余玄滤波器设计
先行进位加法器(CLA)的发展与研究
高性能升余玄滤波器设计
先行进位加法器(CLA)的发展与研究
基于无线局域网通信检测算法实现
一个H264解码芯片的串扰问题分析研究
基于改进FFT算法的OFDM调制/解调模块设计
基于BIST的算法在存储器故障测试中的应用
相关项目
改进的Unscented卡尔曼滤波与电池组SOC快速精确估计
期刊论文 4 会议论文 6 获奖 1 专利 5
SoC中滑动窗口应用类IP核高级综合技术研究
期刊论文 9 会议论文 6
多层次并行的可重构视觉处理SoC关键技术研究
期刊论文 9 会议论文 3 专利 4
集成电路设计（包括ＣＡＤ）
期刊论文 70 会议论文 12 专利 49
基于多目标进化算法的内建自测试（BIST）优化设计技术研究
期刊论文 6 会议论文 5 专利 2
Orai1 与BKca钾通道耦联及其对血管平滑肌张力影响的研究
基于环境的模型驱动SoC功能验证理论与方法
期刊论文 11 会议论文 12
AST3实时数据处理关键技术与系统
期刊论文 19 会议论文 8
高速数据传输硅基光、微波互连系统混合集成基础技术的研究
期刊论文 3 会议论文 6 获奖 2
陈岚的项目