中文摘要：

内建自测试（built-in self-test,BIST)技术是解决高密集成电路测试问题的常见方法，面临着测试时间、测试功耗、矢量长度、故障覆盖率、硬件占用等诸多因素的相互制约。首先，基于多目标遗传算法和加权CA(cellular automata,细胞自动机）测试生成结构进行BIST优化设计，测试对象是ISCAS'85基准电路。验证结果表明，CA结构可以作为BIST较为理想的加权测试生成器，其规则可以采用遗传算法（NSGA-II）进行寻优，达到多目标优化设计的效果。而且由于CA结构的简洁和一致性，这种加权测试生成器在保证了矢量长度、测试功耗等指标得到优化的前提下，其带来的硬件占用率也会是比较小的。进一步地，采用遗传算法（NSGA-II）进行SoC（system on a chip,片上系统）测试的多目标优化设计，给出了优化的模型，并结合有代表性的ITC'02标准电路进行了验证，得到了有价值的二维空间描述的优化测试方案，也证明了多目标遗传算法用于SoC测试设计上的有效性。这些研究工作在技术上是一种集成创新，处于国内先进水平，对于SoC的测试具有较大的理论价值和指导意义。