超深亚微米新型槽栅CMOS器件及相关技术研究-东篱科研大数据发现系统（DRDS）

位置：立项数据库 > 立项详情页

超深亚微米新型槽栅CMOS器件及相关技术研究

项目名称：超深亚微米新型槽栅CMOS器件及相关技术研究
项目类别：面上项目
批准号：60376024
申请代码：F040606
项目来源：国家自然科学基金
研究期限：2004-01-01-2006-12-31

项目负责人：郝跃
负责人职称：教授
依托单位：西安电子科技大学
批准年度：2003

中文摘要：

本项目主要研究内容为超深亚微米槽栅CMOS器件制备的自对准工艺技术的实现；超深亚微米槽栅CMOS器件的失效机理和模式的研究，重点对高场应力下器件的退化机制和耦合失效模式以及器件结构对其可靠性的影响进行研究，确定最佳器件结构；器件制备最佳工艺研究，重点研究槽栅刻蚀方法和工艺参数与界面特性和器件特性的关系，同时展开器件特性及可靠性与工艺方法和参数的关系的研究，给出合理、实用的超深亚微米槽栅CMOS器

中文主题词：超深亚微米；自对准；槽栅；GIDL；参数提取

英文摘要：

super-deep micron; self-aligne

英文主题词： super-deep micron; self-aligne

结论摘要：

随着器件尺寸的缩小，影响器件性能和寿命的可靠性问题越来越严重。为了在缩小器件尺寸的同时使得器件能够可靠地工作，在改进工艺的同时，研制一些新的器件结构也作为提高器件可靠性的主要手段之一。槽栅CMOS器件从结构上能够很好地抑制影响器件可靠性的短沟道效应。通过仿真发现，相比于平面器件，槽栅器件在不增加工艺难度和版图数量的同时，器件具有较小的DIBL效应，同时能够很好地抑制平面器件中日益增强的热载流子效应。在完成理论研究的同时，我们对槽栅器件的加工工艺进行了优化仿真，并成功研制出版图沟道长度为0.1um的槽栅CMOS器件，测试结果同仿真结果接近。在研究槽栅器件的同时，我们对90nm工艺节点下平面CMOS器件的参数提取和建模也进行了研究和改进，得到的新模型与测量结果能够很好地吻合。

成果综合统计