位置：立项数据库 > 立项详情页
C/Verilog程序的MSVL验证理论与方法
  • 项目名称：C/Verilog程序的MSVL验证理论与方法
  • 项目类别：重大研究计划
  • 批准号：91418201
  • 项目来源：国家自然科学基金
  • 研究期限：1900-01-01-1900-01-01
  • 项目负责人：段振华
  • 依托单位：西安电子科技大学
  • 批准年度：2014
成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 3
  • 0
  • 0
  • 0
  • 0
期刊论文
NuTL2PFG：νTL公式的可满足性检查
二维逻辑PPTL^SL的可满足性检查
Formal verification with projection temporal logic
段振华的项目
开放软件系统的基础理论与关键技术
期刊论文 20
基于FPGA的高可信嵌入式系统的基础研究
期刊论文 15 会议论文 9
基于语义的恶意程序主动防御与检测机理研究
期刊论文 7
混合系统的形式验证
期刊论文 11 会议论文 21 获奖 1 著作 3
组合Web服务的建模与验证
期刊论文 43 会议论文 21 专利 2 著作 2
框架时序逻辑程序设计
期刊论文 54 会议论文 46 获奖 1 著作 3
第29届国际Petri网理论与应用大会
第5届计算模型理论与应用国际会议
构造可信、高效软件系统的基础研究
期刊论文 8