中文摘要：

1）对于IP核占据大多数的设计,提出了新的"布局规划"算法策略。基于我们提出的基础算法，面向3D集成的布局规划需求，考虑将3D高速互连的性能需求（信号完整性、时序等）转化为布图的几何约束如信号线长度、拐点、通孔分布范围、热梯度分布、噪声分布等。在层次式设计中，提出新的同时考虑多电压，漏电功耗等以及结合系统延迟的多电压划分问题的研究。而对于结合标准单元的布图，提出在整体布局规划中的多边形布局方法和相应的合法化方法研究。2）针对3维系统集成电路，结合布局规划，围绕各层系统之间BUS通讯这一核心问题，提出了层间高速BUS互连规划以及3维集成系统和封装引脚互连规划的研究问题。有望研究出布局规划和互连规划统一的表示模式，从而使得布局，通孔，互连以及互连引脚的高效规划优化成为可能。

结论摘要：

新布局规划研究 包含大量软硬模块及标准单元的现代集成电路，需要新的算法完成其布局。而三维集成电路是目前学术及产业界关注的前沿核心技术。本项目紧紧围绕针对新的布局问题以及三维集成电路物理设计的前沿基础问题，研究其核心算法，为我国集成电路物理设计技术的发展提供前沿技术储备。针对包含大量软模块、硬模块但不包含标准单元的电路的规划布局问题，提出了一种基于划分的定边界规划布局算法。 针对包含十万甚至百万标准单元和可移动宏模块芯片的布局问题，提出了一种基于热模型的二次规划布局算法。 提出了多电压驱动的层划分算法。四阶段的三维专用片上网络芯片综合算法。提出了考虑漏功耗的热通孔规划模型以及通过加权的热通孔规划方法和基于迭代的评估算法，实现了温度、通孔数量以及关键路径延迟的多目标优化。提出了互连性能驱动的通孔规划算法。该算法考虑温度与互连线上延迟的相关性。针对芯片上的门级双供电电压的选择和分配问题，提出了一种两阶段的低功耗门级电压选择和分配算法，针对面向应用的片上网络，提出了一种三阶段的低功耗网络拓扑生成算法。三维集成电路高速互连规划: 利用确定性的最小自由度优先（LFF）算法，实现了固定边框下的2D总线驱动布图。将现有的2D总线驱动的布图规划扩展到3D，实现了固定边框下的3D总线驱动布图。提出了避免交叉的混合信号逃逸布线算法。一个两阶段堆叠式芯片的互连矩阵引脚分配算法。一种基于布线资源竞争的串扰优化层分配算法。针对高速堆叠式三维维芯片或者高速PCB互联提出了线性最优单边单绕解扰算法。针对交错型引脚矩阵和非交错型引脚矩阵，提出了有效的有序逃逸布线算法