SOI技术因其具有高速、低功耗和抗辐照等优点而备受关注。SOI LDMOS具有低耐压和自加热效应的缺点,限制其在高压功率领域的应用;且无统一理论指导SOI横向高压器件纵向耐压的设计。项目围绕SOI器件的耐压问题,从耐压理论、器件结构和模型方面研究。提出SOI高压器件荷致高场理论,通过引入电荷增强埋层电场而提高耐压。据此,提出系列SOI横向高压器件结构,包括具有双面电荷槽部分SOI ((DT PSOI),复合埋层SOI (CBL SOI) 以及基于自隔离技术的具有埋N岛的集成SOI(BNIL SOI) LDMOSFETs。利用埋介质上方束缚的电荷使埋层电场从常规SOI LDMOS的120V/um以下增至300V/um以上,同时,硅窗口使衬底参与耐压并提供传热通道,以提高耐压并缓解自热效应。开发图形埋层SOI材料的制备工艺,研制720V的DT PSOI,730V CBL SOI及660V BNIL SOI LDMOSFETs。本项目是与国际同步的应用基础研究。发表论文30篇,SCI收录17篇,含IEEE EDL和TED 9篇。申请美国发明专利2项,PCT 1项,授权3项中国发明专利。
英文主题词SOI;electric field; charge; modulation; breakdown voltage