欢迎您！东篱公司
退出
-
申报数据库
-
立项数据库
-
成果数据库
-
项目获奖数据库
位置：立项数据库 > 立项详情页
中文摘要：
当今社会信息化的巨大需求促使信息技术高速发展。作为信息技术的基础，集成电路的集成度和复杂度越来越高，设计和制造成本出现指数增长，使得集成电路的知识产权(IP)保护问题变得极其突出。如何快速地、便捷地、可靠地、低成本地验证集成电路设计的克隆以保护集成电路的IP已成为一个迫切需要解决的问题。这个问题解决不好，会极大地限制集成电路设计领域的自主创新活动，从而阻碍我们国家建设成为创新型国家的战略进程。现有各种集成电路IP保护技术都无法有效地解决这个问题。本课题旨在尝试一个新的解决思路面向集成电路IP保护的设计方法（design for IP protection），创新性地通过三个融合的机理与实现方式的研究- - 集成电路IP保护与集成电路设计的有机融合、IP保护与集成电路验证和测试的高效融合、以及IP保护指标与集成电路传统设计指标的系统融合，使得集成电路天生具备反克隆的特质。
结论摘要：
英文主题词VLSI design；Intellectual property protection；IC design optimization；Modeling；IC security
成果综合统计
期刊论文
会议论文
专利
获奖
著作
期刊论文
会议论文
相关项目
刘强的项目
