中文摘要：

氧化物双电层薄膜晶体管，由于工作电压低等优势，在便携式传感器领域具有广阔的应用前景，但极少有人对其进行模拟计算与物理机制研究。本项目拟采取实验与模拟相结合的方式，对其器件物理研究作补充以提高其性能，如解决其漏电流较大（10^-13A/μm）导致的电流开关比低的问题。拟对缺陷密度进行准确测试、表征与建模，阐明器件电学性能对各种实验因素的依赖关系，以增强对电学性能的理解与调控；建立适用于该类器件的沟道导电物理模型，揭示其离子在界面引起的巨大双电层电容效应的极化机理。预研初步探讨了器件性能，提出电流开关比低可能受缺陷密度影响的思路，但缺陷密度有待准确定量并建模，其产生机制尚未明确，须作深入研究。预期目标是建立缺陷密度准确的测量、调控与表征方法，建立可靠模型、揭示电学性能的物理机制，把电流开关比提高一个数量级。该研究将为优化工艺与设计、提高器件性能、拓展其在传感器领域的应用提供理论基础与指导思路。

结论摘要：

氧化物双电层薄膜晶体管(EDL TFTs)具有工作电压低的优点，但相关文献多限于工艺。器件的模拟计算与物理机制研究尽管对于理解器件性能很重要，国际上极少有课题组对氧化物EDL TFTs进行相关的研究报道。我们2010年8月起采用模拟与实验相结合的方法，对其进行了初步的模拟研究，论文在IEEE Electron Device Letters等发表，但其具体的物理机制尚不明确，需作进一步探索研究。项目拟解决其漏电流较大的问题，对缺陷态密度进行建模，揭示该类器件沟道导电的物理模型与离子极化机制。对照立项时确立的研究内容和目标,包括四个方面（1）正确提取g与NIT等重要电学参数。（2）在预研的模拟基础上研究参数随结构、工艺等各种条件变化的规律。（3）建立氧化物EDL TFTs电学曲线等重要特性的物理模型与数学表达，研究器件双电层电容下沟道的载流子输运机制；探索器件具有强大电容的导电沟道对载流子调控的物理模型。我们取得以下成果（1）针对氧化物EDL TFTs建立了带间态密度g模型，加深对EDL TFTs的理解，通过模拟计算可以达到有效预测、优化器件电学性能的效果;(2）在预研的模拟基础上研究参数随结构、工艺等各种条件变化的规律[M.Dai, et.al., Nano Letters: 2011, 11, 3987]；（3）阐述了离子在EDL界面引起的巨大电容效应的极化机理，建立适用于氧化物EDL TFTs的准双电层物理模型，相关论文发表在Applied Physics Letter: 2012, 100, 113506；（4）设计出优化的TFT结构，模拟证明电流开关比可以大幅调整超过一个数量级[ Nano Letters: 2011, 11, 3987]，用于逻辑门电路，相关论文发表在Nano Letters上[Mingzhi Dai, et.al., Nano Lett.: 2012, 12(11): 5954]。