位置：立项数据库 > 立项详情页
面向ASIC设计的并行逻辑模拟的研究
  • 项目名称：面向ASIC设计的并行逻辑模拟的研究
  • 项目类别：面上项目
  • 批准号：69173319
  • 项目来源：国家自然科学基金
  • 研究期限：1900-01-01-1900-01-01
  • 项目负责人：高德远
  • 依托单位：西北工业大学
  • 批准年度：1991
高德远的项目
动态可重构专用指令集DSP处理器体系结构研究
期刊论文 32 会议论文 4 专利 2