位置：立项数据库 > 立项详情页
三维集成电路的TSV模型及热管理技术研究
  • 项目名称：三维集成电路的TSV模型及热管理技术研究
  • 项目类别：青年科学基金项目
  • 批准号：61204044
  • 申请代码：F040205
  • 项目来源：国家自然科学基金
  • 研究期限：2013-01-01-2015-12-31
  • 项目负责人：丁瑞雪
  • 依托单位：西安电子科技大学
  • 批准年度：2012
中文摘要：

本项目针对铜TSV和碳纳米管TSV技术，考虑不同TSV材料、长度、直径、介电厚度和间距等因素，建立三维集成电路TSV通孔的电阻、电感、电容的解析模型及热模型；考虑层间通孔和互连焦耳热，获得三维集成电路的热解析模型和顶层互连线的热解析模型，考虑三维集成电路的面积、通信带宽和温度的约束，应用多级路由技术实现三维集成电路热通孔最优化分配技术，为三维集成技术应用于未来集成电路设计提供必要的理论基础。

中文主题词： 三维集成电路；硅通孔；电学特性；热管理；
结论摘要：

英文主题词Three dimensional integrated circuits (3D ICs)；Through silicon via (TSV)；Electrical characteristics；Thermal management；

成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 21
  • 0
  • 0
  • 0
  • 0
期刊论文
Performance analysis of single-walled carbon nanotube bundle interconnects for three-dimensional int
Capacitance Characterization of Tapered Through-Silicon-Via Considering MOS Effect
Thermo-mechanical performance of Cu and SiO2 filled coaxial through-silicon-via (TSV)
Type of distortionless through silicon via design based on the multiwalled carbon nanotube
Circuit modeling and performance analysis of SWCNT bundle 3D interconnects
An Effective Approach of Reducing the Keep-Out-Zone Induced by Coaxial Through-Silicon-Via
考虑MOS效应的锥型硅通孔寄生电容解析模型
Accurate Formulas for the Capacitance of Tapered-Through Silicon Vias in 3-D ICs
Impedance matching for the reduction of signal reflection in high speed multilevel three-dimensional
Temperature properties of the parasitic resistance of through-silicon-vias (TSVs) in high-frequency
Thermo- mechanical characterization of single-walled carbon nanotube (SWCNT)-based through-silicon v
A Model of Air-Gap Through- Silicon Vias (TSVs) for Millimeter Application
Electrical Modeling and Characterization of Shield Differential Through-Silicon Vias
Metal Proportion Optimization of Annular Through-Silicon Via Considering Temperature and Keep-Out Zo
Parasitic Inductance of Non-uniform Through-Silicon Vias (TSVs) for Millimeter Application
Structural, Elastic, and Electronic Properties of a New Phase of Carbon
Impedance matching for the reduction of signal reflection in high speed multilevel three-dimensional integrated chips
Influence of Temperature on the Conductivity of Multiwalled Carbon Nanotube Interconnects
Through-silicon-via crosstalk model and optimization design for three-dimensional integrated circuit
Analytical models for the thermal strain and stress induced by annular through-silicon-via (TSV)
Reduction of Signal Reflection in High-Frequency Three-Dimensional (3D) Integration Circuits
相关项目
三维芯片中硅直通孔和晶片电路的测试技术研究
期刊论文 13 会议论文 13 专利 3
分子层淀积量子阱有机薄膜晶体管的基础研究
期刊论文 47
基于电特性的库尔勒香梨成熟度评价可视化研究
期刊论文 12 会议论文 2
原子层淀积栅介质/石墨烯纳米叠层的界面和电子结构
期刊论文 24
石墨烯的光电特性及其器件应用
期刊论文 19
相变储能用高导热骨架碳材料结构调控研究
期刊论文 14 会议论文 3
三维集成电路超细节距微钎料凸点互连研究
期刊论文 6 会议论文 6
面向成品率的三维片上网络TSV容错技术研究
期刊论文 21 会议论文 29
基于磁声耦合效应的组织内声振动的发生与传播机制研究
期刊论文 25 会议论文 3
丁瑞雪的项目
碳纳米管TSV建模、热特性及电磁特性研究
超高速多路时域交织SAR AD转换器开关时序及通道匹配技术研究