SOI功率器件横向变厚度耐压新技术的机理、工艺和模型研究-东篱科研大数据发现系统（DRDS）

位置：立项数据库 > 立项详情页

SOI功率器件横向变厚度耐压新技术的机理、工艺和模型研究

项目名称：SOI功率器件横向变厚度耐压新技术的机理、工艺和模型研究
项目类别：面上项目
批准号：61076073
申请代码：F040403
项目来源：国家自然科学基金
研究期限：2011-01-01-2013-12-31

项目负责人：郭宇锋
负责人职称：教授
依托单位：南京邮电大学
批准年度：2010

中文摘要：

本项目在半导体集成功率器件领域，提出漂移区横向变厚度耐压新技术，并从耐压机理、制造工艺和耐压模型三个方面开展创新研究。1）提出漂移区横向变厚度耐压新技术，采用线性变化的漂移区厚度来获得高击穿电压、低导通电阻低和大安全工作区，基于该技术的 LDMOS的BFOM优值比常用的RESURF和VLD技术分别提高1倍和50％。2）基于局部氧化的氧化层深度是窗口宽度的强函数这一事实，提出采用多窗口LOCOS法实现变厚度漂移区的工艺新方案，建立用于优化设计版图形状的数学模型，设计与标准CMOS工艺兼容的新器件制造工艺流程，并进行器件研制。3）联解非直角坐标系的泊松方程和电流密度方程，获得可同时适用于关态和开态的二维势场分布和击穿电压的统一模型，该模型包含了kirk效应和寄生双极效应，可用于确定安全工作区。本研究不但从理论上丰富了SOI功率器件耐压技术，而且对研制具有自主知识产权的功率集成电路具有实践意义。

中文主题词：绝缘体上硅；横向变厚度；横向双扩散MOS晶体管；击穿电压；导通电阻

英文摘要：

SOI；VLT；LDMOS；breakdown voltage；on-resistance

英文主题词： SOI；VLT；LDMOS；breakdown voltage；on-resistance

结论摘要：

本项目针对半导体集成功率器件，从器件结构、制造工艺和解析模型三方面开展创新研究。对于器件结构，提出了漂移区厚度横向线性变化（VLT）的耐压新结构。基于新结构的功率器件较常规结构相比具有高击穿电压、低导通电阻、大安全工作区、高截止频率等优点，其优值提高幅度可达1-5倍。对于制造工艺，根据局部氧化的氧化层深度、反应离子刻蚀深度以及各向异性湿法刻蚀深度都为版图窗口宽度的强函数，我们分别提出了多窗口LOCOS技术、多窗口反应离子刻蚀技术和多窗口各向异性湿法刻蚀技术三种实现变厚度漂移区的工艺新方案，并分别建立了用于优化设计版图形状的数学模型，设计了与标准CMOS工艺兼容的新器件制造工艺流程，并进行了新结构LDMOS的研制。对于解析模型，通过联立求解非直角坐标系下的泊松方程和电流密度方程获得了可同时适用于关态和开态VLT结构的二维场势分布模型，进一步地根据雪崩击穿条件获得了击穿电压模型，并且通过漂移电阻近似获得了新结构的导通电阻模型，理论结果与仿真和实验结果一致性，验证了模型的正确性，为优化VLT结构参数、理解VLT工作机理提供了理论依据。本研究是一项国际同步的普适性基础研究，对高性能SOI功率器件的设计以及具有自主知识产权的功率集成电路的研制具有重要理论意义和实践意义。

成果综合统计