中文摘要：

随着集成电路设计技术和工艺的进步，多通道时间交织逐次逼近（SAR）ADC已经成为纳米级低功耗SoC中很有前景的高速ADC结构，而内部关键器件以及各通道间的匹配性是限制其性能的瓶颈。本项目在申请人前期获得的SAR ADC高层次匹配模型及能耗模型的指导下对SAR ADC进行匹配性和功耗优化，提出一种结合全单位电容阵列和电阻梯间歇工作模式的新型D/A转换网络以及一种基于自调节技术的低功耗逻辑控制方式，在此基础上采用多通道时间交织技术提高SAR ADC采样速率，建立多通道时间交织SAR ADC的高层次系统模型，该模型能够准确反映关键器件匹配误差以及各通道在带宽、采样时间、增益、失调、非线性等方面的匹配误差与整体ADC性能之间的定量关系，最后以该模型为指导，获得多通道时间交织SAR ADC在匹配性和功耗方面的优化设计技术。本项目能够为A/D转换器的设计优化提供理论指导，提高国内数据转换器设计水平。