中文摘要：

目前微处理器已经发展到多核时代，但是多核处理器的功耗是很难解决的问题。异步集成电路具有功耗低、无时钟偏移、电磁兼容性好、模块化和可重用性好等一系列优势。本课题针对异步多核数据触发微处理器设计关键技术展开了研究，取得了如下成果1）提出了一种粗粒度的数据驱动异步电路设计方法和基于宏单元的异步电路设计自动化流程；2）提出了异步数据触发的思想，设计实现了一款异步数据触发微处理器；3）研究了多核异步触发体系结构，提出了一种基于层次位线缓冲结构的高性能低功耗片上路由器结构和一种混合编程模型，设计实现了一款多核异步数据触发微处理器原型系统；4）提出了一种多核异步微处理器功耗评估模型，并对原型系统的功耗特性进行了评估；5）研究了多核异步微处理器性能评估和优化方法，提出了一种数据驱动异步电路性能分析技术并建立了多核异步微处理器性能分析模型。本课题将异步电路技术与数据触发体系结构以及多核体系结构有机结合，设计实现了异步多核微处理器原型并在异步片上网络、多核异步处理器功耗和性能的评估优化方法等方面取得了突破，为低功耗多核处理器的设计实现奠定了理论和技术基础。