中文摘要：

SOC中射频IP模块在深亚微米（特别是线宽小于130nm）工艺下遇到了衬底耦合和低电源电压的挑战。本项目通过对衬底耦合给射频IP模块造成的干扰的物理机理的研究，从改进电路结构方面入手探讨减小SOC中数字电路的开关噪声和大功率模块（如功率放大器、振荡器等）对射频IP模块干扰的原理和方法，研究强抗干扰射频电路结构；通过对晶体管耐压能力物理机理和射频功率放大器设计理论的研究，探讨低压下提高射频功率放大器的输出功率和效率的原理，研究低压大输出功率高效率射频功率放大器的集成CMOS实现问题；通过对晶体管噪声机理和低压电路结构的研究，探讨低压低噪声低功耗强抗干扰射频电路设计方法；研制出采用深亚微米工艺实现的、能与SOC中其它IP模块集成并具有良好性能的射频IP模块。该项成果解决深亚微米工艺下SOC中射频IP模块实现的基础问题，可以为实现深亚微米工艺下的单芯片无线收发机和SOC集成打下良好基础。

结论摘要：

随着CMOS工艺技术的发展，人们对数字、模拟和射频混合集成的SOC系统的需求也越来越高。但由于衬底耦合和低电源电压问题，SOC系统中的射频IP模块设计遇到了很大的挑战。本课题探讨了减小衬底耦合对射频模块干扰的原理，提出了新的抗干扰射频电路结构；研究了低压下集成CMOS射频功率放大器的实现问题；并针对各个不同的射频模块，探讨了低压低噪声低功耗抗干扰射频电路的设计方法，研制出能与SOC中其它模块集成并具有良好性能的射频IP模块（包括低噪声放大器、功率放大器、振荡器、由低噪声放大器和混频器构成的射频前端等电路）；最终通过将这些射频模块应用于短距离无线通信的完整模拟前端和两种锁相环型频率合成器（数字/模拟/射频混合子系统）来验证集成的信号完整性问题。该项成果解决深亚微米工艺下SOC中射频IP模块实现的基础问题，可以为实现深亚微米工艺下的单芯片无线收发机和SOC集成打下良好基础。本课题在国内外重要学术期刊和国际会议上发表了27篇论文，已被SCI收录7篇、被EI收录24篇、被ISTP收录6篇。我们也申请了2项国家发明专明专利；此外，建立起一只完整的科研队伍，培养了8名研究生和1名博士后。