基于片上网络的系统芯片测试架构设计与优化研究-东篱科研大数据发现系统（DRDS）

位置：立项数据库 > 立项详情页

基于片上网络的系统芯片测试架构设计与优化研究

项目名称：基于片上网络的系统芯片测试架构设计与优化研究
项目类别：面上项目
批准号：60876029
申请代码：F040206
项目来源：国家自然科学基金
研究期限：2009-01-01-2011-12-31

项目负责人：徐强
负责人职称：研究员
依托单位：中国科学院深圳先进技术研究院
批准年度：2008

中文摘要：

片上网络（NoCNetwork-on-Chip）被广泛认为最有希望成为大规模多核系统芯片（SoCSystem-on-a-Chip）中的通信机制。本项目在"对不同NoC架构针对测试数据传输进行建模"，"设计基于NoC 的系统芯片的测试架构和算法研究"，"基于FPGA的各种片上网络测试架构的可行性研究"这三方面取得了突破。这些方法对于如何快速有效地设计和优化基于NoC的多核系统芯片的测试架构具有重大意义。本项目共发表论文21篇,其中包括会议论文15篇，期刊论文6篇,论文均发表在该领域顶级国际会议和期刊上。此外，本项目申请了一项国内专利。

中文主题词：片上系统测试；片上网络；测试架构设计与优化；测试调度；可测性设计

结论摘要：

英文主题词NoC Test; Network-on-chip;Test Architecture Design and Optimization; Test Scheduling; Design for Test

成果综合统计