中文摘要：

针对片上网络（Network on Chip，NoC）的发展趋势以及NoC设计特定性的特点，开展专用三维NoC体系结构综合技术研究，重点探讨三维NoC结构布图规划算法以及专用拓扑结构生成方法。首先，基于三维NoC结构特征及网络负载状态，构建精确的适用于三维NoC系统的通信延时模型；在此基础上，探讨三维NoC拓扑结构生成方法，重点研究链路负载均衡的路径分配算法，以构建路由器之间的拓扑连接，生成优化的专用不规则的三维NoC拓扑结构；研究NoC关键组件的三维布图规划算法，并将其与专用三维NoC拓扑生成过程结合，为给定应用综合生成满足性能要求且开销小的NoC体系结构；最后，将单一的应用实例扩展到多应用实例，研究支持多用例的专用三维NoC拓扑生成方法，形成完善的专用三维NoC体系结构综合设计方法，以面向应用实现高带宽、低延时、低功耗、布局面积优化的专用三维NoC系统。

结论摘要：

项目针对片上网络NoC的发展趋势以及NoC 设计特定性的特点，开展专用三维NoC 体系结构综合技术研究，重点探讨三维NoC 结构布图规划算法以及专用拓扑结构生成方法。本项目是主要研究成果如下 针对已有NoC仿真平台的不足，对面向规则拓扑结构的NoC仿真器Nirgam进行修改与扩展，设计实现了一个用于三维NoC体系结构建模与评估性能、功耗、温度的全仿真平台，为三维 NoC体系结构综合过程奠定基础。 提出了一种基于M/G/1排队论的三维NoC延时分析模型，并将其应用于三维NoC映射问题，提出了一种基于M/G/1延时模型的三维NoC映射方法。该方法以系统通信延时为优化目标，采用优化算法实现IP核在三维NoC结构中的最优布局。 针对三维 NoC设计中温度管理更为严峻的问题，结合系统通信功耗优化的目标，提出了面向功耗与温度优化的映射算法，基于遗传算法，实现了IP核在规则三维NoC体系结构中的映射，不仅可以降低芯片峰值温度，去除芯片热点，同时还可使得芯片各层温度均衡分布。 针对面向应用定制不规则拓扑结构在性能和面积开销上的优势，提出一种基于簇划分的NoC拓扑生成方法。该方法以降低网络通信延时、功耗以及路由器面积与资源开销为目的，根据给定应用的通信需求和路由器结构特征，生成满足设计约束的专用的不规则拓扑结构。 将三维NoC拓扑生成与布图规划问题划分为三个层次，包括IP核分层与布局、路由器和网络接口的插入与合并以及路由路径分配。提出一种基于B*-tree结构的IP核分层与布局方法，将IP核划分到三维结构中的不同层上，并实现IP核在每一水平层上的最优布局。考虑路由器和网络接口的面积开销，提出一种基于遗传算法的求解模型，确定路由器和网络接口的最佳插入位置，进一步考虑层间TSV布局数目的约束，提出路由器合并算法，使互连功耗和面积更优。提出基于Dijkstra算法和TP约束的路由路径分配方法，为特定应用的每条通信踪迹生成确定的、无死锁的最短路由路径，同时保证网络链路负载均衡，以此生成路由器互连结构。 提出了一种面向多用例的可重构三维NoC设计方法，结合可重构互连网络设计，针对不同应用在Mesh结构上生成专用不规则拓扑结构，并给出多用例下路由端口的调度机制。