位置：成果数据库 > 会议 > 会议详情页
A low latency transceiver macro with robust design technique for processor interface
  • 所属机构名称：中国科学院计算技术研究所
  • 会议名称：2009 IEEE Asian Solid-State Circuits Conference, A-SSCC 2009
  • 成果类型：会议
  • 会场：Taipei, TAIWAN.China
  • 相关项目：片间高速串行收发电路的低功耗技术研究
作者： Chiang, Patrick|Zongren, Yang|Feng, Zhang|Weiwu, Hu|Yi, Yang|
同会议论文项目
片间高速串行收发电路的低功耗技术研究
期刊论文 7 会议论文 4
同项目会议论文
A 10Gb/s wire-line transceiver with half rate period calibration CDR
The implementation and design methodology of a quad-core version Godson-3 microprocessor
A novel SST transmitter with mutually decoupled impedance self-calibration and equalization