位置：成果数据库 > 会议 > 会议详情页
Design for Testing 3D-TSVs connecting Logic Die and Memory Die
  • 所属机构名称：中国科学院计算技术研究所
  • 会议名称：The Third IEEE International Workshop on Testing Three-Dimensional Stacked Integrated Circuits
  • 时间：2012.11.11
  • 成果类型：会议
  • 相关项目：面向多个物理缺陷的纳米尺度极大规模数字电路故障诊断
作者： Jing YE|Ruifeng GUO|Yu HU|Wu-Tung Cheng|Yu Huang|Liyang Lai|Xiaowei Li|
同会议论文项目
面向多个物理缺陷的纳米尺度极大规模数字电路故障诊断
期刊论文 7 会议论文 4
同项目会议论文
On diagnosis of multiple faults using compacted responses
Diagnosis and Layout Aware (DLA) scan chain stitching
Capturing Post-Silicon Variation by Layout-Aware Path-Delay Testing