位置：成果数据库 > 会议 > 会议详情页
The Acceleration of Turbo Decoder on The Newest GPGPU of Kepler Architecture
  • 所属机构名称：中国人民解放军国防科学技术大学
  • 会议名称：14th International Symposium on Communications and Information Technologies (ISCIT)
  • 时间：2014.9.24
  • 成果类型：会议
  • 相关项目：基于64位RISC、共享前端SIMD多核架构的同构通用流处理器体系结构
同会议论文项目
基于64位RISC、共享前端SIMD多核架构的同构通用流处理器体系结构
期刊论文 26 会议论文 56
同项目会议论文
Accelerating Embarrasingly parallel algorithm on Intel MIC
Accurate Calculation of Quantum Kinetic Energy of Single-electron Transistor at Room Temperature
1MB片上存储器的物理设计
“ Validation and analysis of negative differential resistance of single-electron transistor with con
The Light-Weight Unidirectional Channel Network-on-Chip in 2D Mesh Topology
DIPPAn LLC replacement policy for On-chip dynamic heterogeneous multi-core architecture
基于FPGA的SPI-LPC总线桥的设计与实现
基于GCC的MB64编译器技术研究与实现
YHFT-DSP L2Cache带宽管理机制的设计与实现
基于GPU的LDPC解码优化技术研究
有用时钟偏差技术的优化与实现
MB64Sim:一款面向MB64体系结构的指令集模拟器
一种快速的电源网络自动实现方法
基于LBIST与JTAG结合的流水线测试结构设计
有用时钟偏差技术的优化与实现
MB64Sim:一款面向MB64体系结构的指令集模拟器
一种快速的电源网络自动实现方法
基于LBIST与JTAG结合的流水线测试结构设计
基于FPGA的SPI-LPC总线桥的设计与实现
基于GCC的MB64编译器技术研究与实现
Accelerating FDTD simulation of microwave pulsecoupling into narrow slots on the Intel MIC architect
Accelerating embarrassingly parallel algorithm on Intel MIC
Parallel 3D Deterministic Particle Transport on Intel MIC Architecture
A Novel Charge Recycling Scheme in Power Gating Design
A full adder based on hybrid single-electron transistors and MOSFETs at Room Temperature
基于导频的OFDM载波同步算法实现
Design of High Performance SRAM Based on Single-PortSense Amplifier
A Flexible Low-Complexity Robust THP Approach forMISO Downlinks with Imperfect CSI
Memory Access Analysis of Many-Core System with Abundant Bandwidth
OpenMP-based Monte Carlo dose calculation for radiotherapy treatment planning on the Intel MIC Archi
The acceleration of turbo decoder on the newest GPGPU of Kepler architecture
Tunable negative differential resistance of single-electron transistor controlled by capacitance
Backhaul-route pre-configuration mechanism for delay optimization in NoCs
Locality-route Pre-configuration mechanism for latency optimization in NoCs
Flexible Virtual Channel Power-Gating for High-Throughput and Low-Power Network-on-Chip
An Optimizing Strategy Research of LDPC Decoding Based on GPGPU
YHFT-DSP L2Cache带宽管理机制的设计与实现
基于GPU的LDPC解码优化技术研究
有用时钟偏差技术的优化与实现
MB64Sim:一款面向MB64体系结构的指令集模拟器
一种快速的电源网络自动实现方法
基于LBIST与JTAG结合的流水线测试结构设计
基于FPGA的SPI-LPC总线桥的设计与实现
基于GCC的MB64编译器技术研究与实现
YHFT-DSP L2Cache带宽管理机制的设计与实现
基于GPU的LDPC解码优化技术研究
YHFT-DSP L2Cache带宽管理机制的设计与实现
基于GPU的LDPC解码优化技术研究
有用时钟偏差技术的优化与实现
MB64Sim:一款面向MB64体系结构的指令集模拟器
一种快速的电源网络自动实现方法
基于LBIST与JTAG结合的流水线测试结构设计
基于FPGA的SPI-LPC总线桥的设计与实现
基于GCC的MB64编译器技术研究与实现
Effect of temperature to negative differential resistance of single-electron transistor