位置：立项数据库 > 立项详情页
基于64位RISC、共享前端SIMD多核架构的同构通用流处理器体系结构
  • 项目名称：基于64位RISC、共享前端SIMD多核架构的同构通用流处理器体系结构
  • 项目类别：面上项目
  • 批准号：61170083
  • 申请代码：F0203
  • 项目来源：国家自然科学基金
  • 研究期限：2012-01-01-2015-12-31
  • 项目负责人：邢座程
  • 负责人职称：研究员
  • 依托单位：中国人民解放军国防科学技术大学
  • 批准年度：2011
中文摘要：

流处理器（SP），如NVIDIA GPU等，将片内主要资源设计为计算单元，并采用海量线程并发机制，已被证明能高效处理计算密集型并行应用，如在医学成像处理领域取得数百倍的性能加速，在天河-1/A超级计算机系统中也被用作加速处理器。但流处理器在通用性和好用性等方面存在问题计算单元结构的过于简单导致编程困难；CPU和SP存储空间分离，且之间的通讯带宽和延迟很难保证SP计算和数据传输的完全重叠。本课题针对流处理器存在的问题，提出一种新型的同构、基于64位RISC共享前端SIMD多核架构的多线程通用CPU+SP体系结构，该结构吸收了CPU和SP的优点64位RISC计算单元解决了传统流处理器编程困难的难题；共享前端SIMD多核架构有利于提高流数据的并发处理效率；CPU和SP共享存储空间消除了分离带来的数据传输；同构的RISC核支持CPU和SP间计算单元数目和处理能力的灵活配置，可适应不同特征应用。

中文主题词： 同构；RISC；通用；流处理器；
英文摘要：

Homogeneous；RISC；General Purpose；Stream Processor；

英文主题词： Homogeneous；RISC；General Purpose；Stream Processor；
结论摘要：

在深入分析当前各种流处理器体系结构优势与劣势的基础上，提出一种新型的通用流处理器体系结构同构、基于 64 位 RISC、共享前端 SIMD 多核架构的多线程通用CPU/SP 融合体系结构，该结构能同时吸收传统 CPU 在处理存储密集型/稀疏运算方面的优势和流处理器在处理计算密集型运算方面的优势，消除当前 GPGPU 架构在编程、分布存储等方面的不足，以期适应不同算法特征的应用。本课题已取得的研究成果包括实现了基于 64 位 RISC 核的同构 CPU+SP 体系结构模型和软件模拟器；完成了基于 64 位 RISC、共享前端 SIMD 多核结构的RTL级逻辑设计原代码；在FPGA上实现了同构通用流处理器的原型验证系统。项目实施过程中共培养博士研究生9人，硕士研究生17人，已经毕业17人。课题组发表论文共47篇，申请国家发明专利2项。

成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 26
  • 56
  • 0
  • 0
  • 0
期刊论文
利用预测器降低令牌协议通信量
优化迁移特征的自适应令牌协议
面向片上网络延迟优化的直通路径预构机制
Impacts of NBTI/PBTI on power gated SRAM
Applying partial power-gating to direction-sliced network-on-chip
Design and implement of Low Power Consumption SRAMBased on Single Port Sense Amplifier in 65nm
Straight-forwarding route preconfiguration mechanism for latency optimization in NoCs
Scalability of 3D deterministic particle transport on the Intel MIC architecture
基于GPGPU的LDPC解码访存优化技术
室温下单电子晶体管3种临界尺寸的确定
利用预测器降低令牌协议的通信量
Determination for three kinds of critical size of single-electron transistor at room temperature
Low-cost and low-power unidirectional torus network-on-chip with corner buffer power-gating
Architecture and Implementation of a Reduced EPIC Processor
Reducing the traffic of token protocol with predictors
backhual_route preconfiguration machanism for delay optimization in NoCS
Tunable Negative Differential Resistance of Single-electron Transistor Controlled by Capacitance
A Full Adder Based on Hybrid Single-electron Transistors and MOSFETs at Room Temperature
An adaptive token protocol optimized for migratory sharing
优化迁移共享的自适应令牌协议
会议论文
Accelerating Embarrasingly parallel algorithm on Intel MIC
Accurate Calculation of Quantum Kinetic Energy of Single-electron Transistor at Room Temperature
1MB片上存储器的物理设计
“ Validation and analysis of negative differential resistance of single-electron transistor with con
The Light-Weight Unidirectional Channel Network-on-Chip in 2D Mesh Topology
DIPPAn LLC replacement policy for On-chip dynamic heterogeneous multi-core architecture
基于FPGA的SPI-LPC总线桥的设计与实现
基于GCC的MB64编译器技术研究与实现
YHFT-DSP L2Cache带宽管理机制的设计与实现
基于GPU的LDPC解码优化技术研究
有用时钟偏差技术的优化与实现
MB64Sim:一款面向MB64体系结构的指令集模拟器
一种快速的电源网络自动实现方法
基于LBIST与JTAG结合的流水线测试结构设计
有用时钟偏差技术的优化与实现
MB64Sim:一款面向MB64体系结构的指令集模拟器
一种快速的电源网络自动实现方法
基于LBIST与JTAG结合的流水线测试结构设计
基于FPGA的SPI-LPC总线桥的设计与实现
基于GCC的MB64编译器技术研究与实现
Accelerating FDTD simulation of microwave pulsecoupling into narrow slots on the Intel MIC architect
Accelerating embarrassingly parallel algorithm on Intel MIC
Parallel 3D Deterministic Particle Transport on Intel MIC Architecture
A Novel Charge Recycling Scheme in Power Gating Design
A full adder based on hybrid single-electron transistors and MOSFETs at Room Temperature
基于导频的OFDM载波同步算法实现
Design of High Performance SRAM Based on Single-PortSense Amplifier
A Flexible Low-Complexity Robust THP Approach forMISO Downlinks with Imperfect CSI
Memory Access Analysis of Many-Core System with Abundant Bandwidth
OpenMP-based Monte Carlo dose calculation for radiotherapy treatment planning on the Intel MIC Archi
The acceleration of turbo decoder on the newest GPGPU of Kepler architecture
Tunable negative differential resistance of single-electron transistor controlled by capacitance
Backhaul-route pre-configuration mechanism for delay optimization in NoCs
The Acceleration of Turbo Decoder on The Newest GPGPU of Kepler Architecture
Locality-route Pre-configuration mechanism for latency optimization in NoCs
Flexible Virtual Channel Power-Gating for High-Throughput and Low-Power Network-on-Chip
An Optimizing Strategy Research of LDPC Decoding Based on GPGPU
YHFT-DSP L2Cache带宽管理机制的设计与实现
基于GPU的LDPC解码优化技术研究
有用时钟偏差技术的优化与实现
MB64Sim:一款面向MB64体系结构的指令集模拟器
一种快速的电源网络自动实现方法
基于LBIST与JTAG结合的流水线测试结构设计
基于FPGA的SPI-LPC总线桥的设计与实现
基于GCC的MB64编译器技术研究与实现
YHFT-DSP L2Cache带宽管理机制的设计与实现
基于GPU的LDPC解码优化技术研究
YHFT-DSP L2Cache带宽管理机制的设计与实现
基于GPU的LDPC解码优化技术研究
有用时钟偏差技术的优化与实现
MB64Sim:一款面向MB64体系结构的指令集模拟器
一种快速的电源网络自动实现方法
基于LBIST与JTAG结合的流水线测试结构设计
基于FPGA的SPI-LPC总线桥的设计与实现
基于GCC的MB64编译器技术研究与实现
Effect of temperature to negative differential resistance of single-electron transistor
相关项目
基于流模型的同时多粒度并行众核体系结构关键技术研究
期刊论文 17 会议论文 11 专利 4 著作 1
算子代数上的不变量
期刊论文 3
TRBP和PACT参与RNAi链偏好的机制研究
期刊论文 4
早期生长反应基因1调控RNAi效应链选择偏好性作用的研究
期刊论文 2
TRBP蛋白的SUMO化修饰及其在肿瘤发生发展中的功能研究
期刊论文 6
面向科学计算流处理器的编译存储优化关键技术研究
期刊论文 20 会议论文 10 专利 6
流处理器大规模网络环境下协同并行处理模型研究
期刊论文 41 会议论文 6 专利 5
算子集合上的自同构与量子力学中的对称及对称群
期刊论文 7
具有相同路径层矩阵的图、应用及算法研究
期刊论文 34 会议论文 3
邢座程的项目
面向科学计算的异构多流体系结构关键技术研究
期刊论文 20 会议论文 21
功耗自适应的SOC设计技术研究
期刊论文 11 会议论文 26