位置：成果数据库 > 会议 > 会议详情页
32位全静态加法器的电路优化
  • 所属机构名称：中国人民解放军国防科学技术大学
  • 会议名称：第九届计算机工程与工艺全国学术年会
  • 语言：中文
  • 成果类型：会议
  • 相关项目：功耗自适应的SOC设计技术研究
作者： 雷丛华|李振涛|李少青|
同会议论文项目
功耗自适应的SOC设计技术研究
期刊论文 11 会议论文 26
同项目会议论文
Leakage Energy Reduction in On-chip Microprocessor caches
Reduce Static Power Dissipation of On-chip L2 Caches
EP64CPU 系统总线研究与实现
FPGA仿真验证中的逻辑综合工具的选择
一种基于硬件仿真器的高性能微处理器验证平台
16位乘法器全定制设计
基于EPIC微处理器中动态功耗实现技术
基于EPIC的动态同时多线程微体系结构研究
字位线分段技术在低功耗SRAM中的应用
CPU系统级验证的研究与实现
128X65 12读8写高速寄存器文件的全定制设计
高速双终端SSTL输出设计
高性能微处理器的虚存管理单元设计
一种改进的X处理器流控设计
同时多线程处理器中的资源分配策略研究
一种基于延迟分配的寄存器栈优化策略
微处理器功耗自适应关键技术研究
输出位宽可重构低功耗SRAM核设计
一种基于VLIW的SMT处理器的设计与分析
Itanium2处理器的地址变换
Enhancing Dcache Warn Fetch Policy for SMT Processors
A Fetch Policy Maximizing Throughput and Fairness for Two-Context SMT Processors
Dual-Stack Return Address Predictor
An Instruction Fetch Policy Handling L2 Cache Misses in SMT Processors
一种64位高速算术逻辑部件的研究与设计