位置：立项数据库 > 立项详情页
功耗自适应的SOC设计技术研究
  • 项目名称：功耗自适应的SOC设计技术研究
  • 项目类别：重大研究计划
  • 批准号：90207011
  • 申请代码：F040201
  • 项目来源：国家自然科学基金
  • 研究期限：2003-01-01-2005-12-01
  • 项目负责人：邢座程
  • 负责人职称：研究员
  • 依托单位：中国人民解放军国防科学技术大学
  • 批准年度：2002
中文摘要：

随着集成电路规模的不断增大，芯片的功耗也越来越大，已经成为超大规模集成电路亟待解决的问题之一。本课题深入分析了当前为了降低功耗所采用的方法，重点研究一种基于SOC芯片的功耗自适应技术。该技术能根据程序的不同行为自动配置芯片内部结构，如CACHE容量、功能部件等，使得在性能几乎不受损失的前提下芯片功耗达到最小。

中文主题词： SOC；低功耗模型；编译；低功耗IP；静态功耗
结论摘要：

英文主题词SOC;Low-power model;compile;Low-power IP; static power

成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 11
  • 26
  • 0
  • 0
  • 0
期刊论文
组相联Cache中漏流功耗优化技术研究
面向单线程应用的数据预取技术研究
LRU—Assist：一种高效的Cache漏流功耗控制算法
基于修正LRU的压缩Cache替换策略
EPIC微体系结构的存储级并行执行模型的研究
基于硬件虚拟接口结构的系统域网络设计
高扇入与／或逻辑的设计与实现
微处理器硬件验证平台的设计与应用
A 485ps 64-Bit Parallel Adder in 0.18μm CMOS
64位流处理器中运算群的设计与验证
X处理器存储层次研究
会议论文
Leakage Energy Reduction in On-chip Microprocessor caches
Reduce Static Power Dissipation of On-chip L2 Caches
EP64CPU 系统总线研究与实现
FPGA仿真验证中的逻辑综合工具的选择
一种基于硬件仿真器的高性能微处理器验证平台
16位乘法器全定制设计
基于EPIC微处理器中动态功耗实现技术
基于EPIC的动态同时多线程微体系结构研究
字位线分段技术在低功耗SRAM中的应用
CPU系统级验证的研究与实现
128X65 12读8写高速寄存器文件的全定制设计
高速双终端SSTL输出设计
高性能微处理器的虚存管理单元设计
32位全静态加法器的电路优化
一种改进的X处理器流控设计
同时多线程处理器中的资源分配策略研究
一种基于延迟分配的寄存器栈优化策略
微处理器功耗自适应关键技术研究
输出位宽可重构低功耗SRAM核设计
一种基于VLIW的SMT处理器的设计与分析
Itanium2处理器的地址变换
Enhancing Dcache Warn Fetch Policy for SMT Processors
A Fetch Policy Maximizing Throughput and Fairness for Two-Context SMT Processors
Dual-Stack Return Address Predictor
An Instruction Fetch Policy Handling L2 Cache Misses in SMT Processors
一种64位高速算术逻辑部件的研究与设计
相关项目
多层次并行的可重构视觉处理SoC关键技术研究
期刊论文 9 会议论文 3 专利 4
最大时间差流水线技术在SoC设计中的应用
期刊论文 1 会议论文 1 著作 16
基于多目标进化算法的内建自测试（BIST）优化设计技术研究
期刊论文 6 会议论文 5 专利 2
Orai1 与BKca钾通道耦联及其对血管平滑肌张力影响的研究
改进的Unscented卡尔曼滤波与电池组SOC快速精确估计
期刊论文 4 会议论文 6 获奖 1 专利 5
SoC中滑动窗口应用类IP核高级综合技术研究
期刊论文 9 会议论文 6
基于环境的模型驱动SoC功能验证理论与方法
期刊论文 11 会议论文 12
AST3实时数据处理关键技术与系统
期刊论文 19 会议论文 8
集成电路设计（包括ＣＡＤ）
期刊论文 70 会议论文 12 专利 49
邢座程的项目
面向科学计算的异构多流体系结构关键技术研究
期刊论文 20 会议论文 21
基于64位RISC、共享前端SIMD多核架构的同构通用流处理器体系结构
期刊论文 26 会议论文 56