位置：成果数据库 > 期刊 > 期刊详情页
低硬件成本的高性能Hash算法加速器VLSI设计
  • 期刊名称：小型微型计算机系统．28（5）．940－943，2007.5
  • 时间：0
  • 相关项目：安全芯片旁道攻击方法及其防御技术研究
同期刊论文项目
安全芯片旁道攻击方法及其防御技术研究
期刊论文 26 会议论文 20
同项目期刊论文
抗差分功耗分析攻击的AES SubByte模块全定制VLSI设计
可扩展的低成本双域模乘模除器算法及其VLSI实现
AES算法的并发错误检测方法及其VLSI实现
高速先进加密算法(AES)IP核的VLSI实现
抗差分差错分析的AES算法的二维奇偶校验并发错误检测方法及其VLSI实现
抗差分功耗分析攻击的AES算法的VLSI设计
一种专用指令集安全处理器的架构设计与VLSI实现
集成模乘求逆双重运算的抗攻击RSA协处理器
专用指令集安全处理器设计与VLSI实现
OMA DRM 2 数字版权保护终端系统的SoC设计方案及其VLSI实现
RSA密码算法的功耗轨迹分析及其防御措施
基于时间随机化的密码芯片防攻击方法
简化的抗零值功耗分析的AES算法及其VLSI实现
具有防御功耗攻击性能的双域椭圆曲线密码处理器设计
一个新型的操作数长度可伸缩的模乘器设计
基于振荡器的高性能真随机数发生器
抗差分功耗分析攻击的全定制AES SubByte 模块设计
融合共享密钥和指纹识别的嵌入式认证系统
一种面向无线安全的双核SOC平台
应用于安全处理器的RSA／SHA复用加密单元设计
高速Viterbi译码器的VLSI设计与实现
抗差分功耗分析攻击的AES算法的VLSI实现
8位嵌入式CPU的AMBA^TM wrapper设计