随着微电子技术的迅猛发展,集成电路的集成度不断增大,器件的尺寸不断缩小。当MOSFET尺寸缩小到0.1nm的尺度以下时,栅氧化层的等效厚度(在保持栅电容值不变的条件下,以相对介电常数为3.9的SiO2作为标准得到的栅介质层厚度)需要小于3nm。如仍采用传统的氧化硅作为栅氧化层介质,电子的直接隧穿效应和栅介质层所承受的电场将变得很大,由此引起栅介质的漏电流增大和可靠性下降等严重问题,严重阻碍了MOS器件的进一步发展。因此,人们提出了采用高介电常数的栅介质(通常称为高K栅介质)替代传统氧化硅的解决方法。利用高K介质材料替代传统氧化硅作为栅介质,可以在保持等效厚度不变的条件下,增加介质层的物理厚度,因而可大大减小直接隧穿效应和栅介质层承受的电场强度。新型高K栅介质研究已成为国际微电子领域的热门研究课题之一。