位置：成果数据库 > 期刊 > 期刊详情页
Dual-core Framework - Eliminating the Bottleneck Effect of Scalar kernels on SIMD Architectures.
  • 期刊名称：IEICE Transactions
  • 时间：0
  • 页码：-
  • 相关项目：纳米级动态电路自动验证方法研究
作者： Yaohua WANG|Shuming CHEN|Hu CHEN|
同期刊论文项目
纳米级动态电路自动验证方法研究
期刊论文 18 会议论文 13 获奖 1 专利 5
同项目期刊论文
基于SIMD处理器的全定制多粒度矩阵寄存器文
A cost conscious performance model for media processors
High-performance dynamic circuit techniques with improved noise immunity for address decoders
Differential-read 8T SRAM cell with tunable access and pull-down transistors
25nm鱼鳍型场效应晶体管中单粒子瞬态的工艺参数相关性研究
一种低功耗混合谐振时钟分布机制
YHFT-DX处理器全定制EDA技术的开发与应用
A Novel Layout Technique for Single Event Upset Mitigation in Advanced CMOS SRAM Cells
A novel QPP interleaver for parallel turbo decoder. IEICE Electronics Express
前导1预测算法的设计与实现
面向通用HPC的高性能DSP设计权衡
65nm工艺大容量2W/8R高速SDP存储器的设计
Temperature and drain bias dependence of single event transient in 25-nm FinFET Technology
带有n^＋深阱的三阱CMoS工艺中寄生NPN双极效应及其对电荷共享的影响
Hierarchical distribution network for low skew and high variation-tolerant bufferless resonant clocking
一种低功耗的混合谐振时钟分布机制