欢迎您！东篱公司
退出
-
申报数据库
-
立项数据库
-
成果数据库
-
项目获奖数据库
中文摘要：
设计了一种准规则Q矩阵LDPC码编码器。该编码器基于准规则Q矩阵LDPC码的校验矩阵，其编码复杂度与信息位的长度成正比，有效降低了编码复杂度和设计难度。在Quartus II平台上用FPGA实现了该编码器，结果证明其硬件资源占用很少。
英文摘要：
A quasi-regular LDPC codes encoder based on Q-matrix is designed and implemented. The encoder is devised on the parity-check matrix of the codes directly,and its complexity is proportional to the length of information bits,which brings the advantage of low difficulty and complexity in hardware implementation. The encoder is realized with FPGA on Quartus II,and its compilation report shows that it employs little logic resource.
同期刊论文项目
同项目期刊论文
期刊信息
位置：