位置：立项数据库 > 立项详情页
同时多线程结构的线程预构研究
  • 项目名称：同时多线程结构的线程预构研究
  • 项目类别：面上项目
  • 批准号：60573107
  • 项目来源：国家自然科学基金
  • 研究期限：1900-01-01-1900-01-01
  • 项目负责人：张盛兵
  • 依托单位：西北工业大学
  • 批准年度：2005
成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 31
  • 0
  • 2
  • 0
  • 0
期刊论文
x86指令集兼容处理器中微指令的设计与验证
一种新型高效容错体系结构的研究与实现
并行CISC指令译码器的设计与实现
“龙腾R2”微处理器精确中断优化实现
支持AltiVec技术的多媒体协处理单元的研究
基于动态伪随机技术的微处理器验证
基于共享总线的多处理器cache一致性的硬件实现
基于对指令数据区分访问的混合cache低功耗策略
网络处理器自适应负载均衡调度机制
32位RISC微处理器中分支预测器的硬件实现
支持AltiVec技术的可分裂式加法器研究与设计
基于FPGA的DSP总线实时监控系统设计
“龙腾R2”微处理器模块级验证
基于PowerPC的VxWorks下键盘驱动程序的开发
微处理器中异步FIFO的一种优化方法
“龙腾”处理器FPGA验证平台的优化设计
基于AltiVec技术的短向量单元双发射策略的研究
一种多处理器总线接口部件的验证环境的搭建
低功耗动态可配置Cache设计
一种改进的Pseudo-LRU替换算法
嵌入式处理器的浮点乘法器设计
一种新颖的向量基-8布斯乘加器的设计
CMT结构资源共享问题及争用缓解机制研究
面向CMP体系结构的二级CACHE替换算法设计
基于嵌入式微处理器的VxWorks系统移植
兼容X86指令的32位乘法器的分析与设计
双通道流水线Flash存储系统的设计
专利
浮点处理单元中面向精确异常的流水线调度方法
嵌入式实时精确异常机制的硬件实现方法
张盛兵的项目
微处理器IP核的指令级可测试性设计技术
期刊论文 1